矩阵结构的LED-陈列制造技术

设在半导体衬底上的具有多行和多列的ＬＥＤ的ＬＥＤ－阵列，其中的ＬＥＤ（１，２，３，…６）分别可控，为此通过在半导体衬底上的第一导电层作导电连接，其特征在于： 在半导体衬底上的第一导电层下面设置一至少半绝缘层， 第一导电层通过沟槽（１０）以此方式断流，使沟槽（１０）至少抵达半绝缘层，将第一导电层在形成分开的印刷电路的情况下隔断成与ＬＥＤ（１，３，５；２，４，６）的分列电接头相对应的长条形状， 第一导电层的每条印刷电路与一个连接端子相连接， 在半导体衬底上设有连续的第二导电层，用来连接ＬＥＤ的分列连接接头（１，２，３，４，５，６），该导电层在形成另外的分开的印刷电路的情况下沿横向隔断， 在第二导电层的下方和在第一导电层的上方设有绝缘层。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及在半导体衬底上的LED的多列和行的LED阵列。其中的LED可分别单独控制，为此在半导体衬底的第一导电层上做成共用的电源接线端子。按矩阵结构使用LED(发光二极管)，也称发光二极管业已广为传播。这种LED-阵列例如在LED显示屏和LED印刷机中找到用途。在此情况下，在一种半导体衬底上制成LED，在半导体衬底上做成共用的电源接线端子。为了使LED能够分别单独进行控制，还要将每个LED连接到线束的接头上。因此，需要有大量的线束供这种工艺使用，从而导致对LED的触点以及线束的接线工艺有严格的要求。由于存在这些难点，使收益受到越制。本专利技术任务的基础是按照开头中的方式在一片半导体衬底上制造LED-阵列，使用尽可能少的线束接头，可以用特别简单的方法制造。按照本专利技术就可以这样完成任务，即在半导体衬底中第一导电层的下面至少设置一层半绝缘层，并将第一层导电层用沟槽这样隔断，即要使沟槽至少要通到半绝缘层；要使第一绝缘层在构成长条状的印刷电路的情况下沿着LED成列的导电连接路径被隔断，使第一绝缘层的每条印刷电路都连接在一个电源接头上，用来将LED的分段连接接头连接到敷设在半导体衬底上的、连续的第二导电层上。这层导电层在形成另外的分列印刷电路的情况下又沿横向分割的，在敷设在半导体衬底上的、连续的第二导电层和敷设在半导体衬底上的第一导电层之间敷设一层绝缘层。因此，本专利技术的基本思想在于，通过在两个平面上的两种印刷电路使LED能够分别进行单独控制。下层的印刷电路通过沟槽隔断，分割成所需的单独印刷电路。采用这种方式，可以大大减少必需的线束接头，制成外型尺寸特别小的LED-阵列。LED-阵列优选这样的结构，即在半导体衬底中的第一导电层上构成供LED用的p-连接触点；在半导体衬底上的第二层导电层上构成供LED用的n-连接触点。通过利用半导体的特性的层件，使这种措施的实现特别简单。在半导体衬底上的第二导电层优选金属制造，因为在半导体衬底上的金属化处理的制造方法特别容易，而又特别适合于作为制造p-连接触点使用。设在半导体衬底上的第二导电层和设在半导体衬底中的第一导电层之间的绝缘层也可以优选氧化物的层件。例如可以采用Al2O3。还可以改用例如Si3N4。在一个优选实施例中，半导体衬底是用砷化镓(GaAs)制成的。在半导体的第二导电层是用p-掺杂GaAs制成的，至少半绝缘层是用非掺杂半绝缘GaAs层制成的。原则上还可以采用硅工艺制造LED-阵列。用于隔断半导体衬底中第二导电层的沟槽优选分割蚀刻法制造。然后接着再沿着沟槽的走势在导电层之间制造绝缘层。在半导体衬底上的第二导电层也可以沿着沟槽的走势制造，然而仍然优选填充工艺将沟槽填实，然后跨越沟槽敷设第二导电层。在本专利技术的一个实施例的优选改进方案中，采用跨接孔法在半导体的第一导电层中制成连接触点。这样可以在芯片上任意形成多个接头。采用这种方法既可以越过背面也可以越过平行走向的电源接线端子在LED侧的一端形成连接接头。在本专利技术的另一个改进方案中，采用绝缘埋层工艺制造至少半绝缘层。按照本专利技术的LED-阵列可以在显示屏和多种其他用途中应用。然而本专利技术的LED阵列的特别优选用途是备有两列LED的LED-印刷机，用LED列构成一条印刷生产线。其中的两列LED优选交错排列的方式，借以平衡由工艺造成的LED的几何距离，能够形成一条畅通的印刷生产线。每对LED所需的两个连接触点优选设在LED-阵列对面的一端，这是因为采用这种方式能够使连接触点的连接特别简单。在这种用途的场合下，所需线束接头的个数将减少到50％+2的线束接头。以下参照四个实施例对本专利技术作详细说明。示意图所示如下所列附图说明图1按照实施例1采用分离刻蚀法制成按照本专利技术的LED阵列的俯视图；图2如图1的LED阵列的横向剖面图；图3按照实施例2采用充填技术制成按照本专利技术的LED阵列的俯视图4如图3的LED阵列的横向剖面图；图5按照实施例3采用跨孔技术制成按照本专利技术的LED阵列的俯视图；图6如图5的LED阵列的横向剖面图；图7按照实施例4采用预埋绝缘层技术制成按照本专利技术的LED阵列的俯视图；图8如图7的LED阵列的横向剖面图；在俯视图1中示出LED1到6，其中的1,3,5形成第一列；2,4,6形成第二列。在平行列中相邻的LED通过一层共用的n-金属化层连接，分别在各自的一端设有一个连接触点7。另外，还在LED-阵列对面的两端设有p-连接触点8和9。通过p-连接触点8将电位A导向LED的第一列(LED1,LED3,LED5；)，通过第二个p-连接触点9将电位B导向LED的第二列(LED2,LED4,LED6)。图2是沿着连接图1所示LED1和2连线的剖面图。在一层半绝缘的GaAs层14上设有一层用p-掺杂GaAs层制成的导电层，有一个沟槽10将p-掺杂GaAs层分隔成两段，其中，p-掺杂GaAs层12连接在电位A上；p-掺杂GaAs层13连接在电位B上。在p-掺杂GaAs层上面形成一层n-掺杂GaAs区15，它与p-掺杂GaAs层构成pn-结，并且构成LED1和LED2。金属层16接触连接LED1和2，其终端截至n-连接触点，构成沟槽10的结构。如图1所示，LED1和2的端子与LED3和4的端子彼此电绝缘。金属层16和下方的导电p-连接触点被氧化物层11隔开。从而使其仅只和LED1和2保持接触。p-连接触点8用来将电位A引导到p-掺杂GaAs层12。p-连接触点9用来将电位B引导到p-掺杂GaAs层13。在制造该LED-阵列时，先在半绝缘GaAs层14上外延生长一层p-掺杂GaAs层12,13，然后敷设一层n-掺杂GaAs层15。这样就在该处形成一个pn-结，用来构成LED1和2的结构。在第一道蚀刻工序中分割出LED1和2，然后再进行蚀入p-掺杂GaAs层12、13(也称为外延层)的蚀刻。在第三道工序中，制造沟槽10，将此时分离出p-掺杂外延层割断，借以制成供两个LED列使用的电位连接层12和13。在其上面敷设一层绝缘层，后者可以利用例如氧化铝(Al2O3)或者氮化硅(Si3N4)制造。在此以后，敷设一层金属层16，用它来分别接触连接两个相邻的LED。在图3和图4中所示，是利用分离和填充工艺制成的一个LED阵列。因此，在图中采用与图1和2中所用的标号，其所指的意义也和图1和2中所指的相似。其与图1和2中不同指点在于此图中的沟槽10是在氧化淀积之后再用填充工艺进行的，此时用填充材料17将沟槽填满，这样就可以特别容易进行金属化加工和金属层的结构化加工，借以在有沟槽的状态下形成接触连接。除此以外，在进行n-掺杂GaAs层15的蚀刻，形成LED1和2时，还要留出一个区段18，在这上面形成n-连接触点7结构。这样就可以使连接触点7和LED1和2处于同一高度。在此过程中形成的小沟19也同样采用填充工艺填满，这样就可以使整个长度的n-金属化在同一个水平面上进行。就像在图1和2中的实施例1所描述的那样，金属化加工还包括LED2,4,6的范围，但不超出这个范围。在图1至4中所示的实施例是在LED-阵列的两端设置p-连接触点8和9，并且直接和下方的导电层12和13接触连接。特别在阵列大于两列时使用的另一种接触连接方式是如图5,6所示的接触孔工艺(跨本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1．设在半导体衬底上的具有多行和多列的LED的LED-阵列，其中的LED(1,2,3,…6)分别可控，为此通过在半导体衬底上的第一导电层作导电连接，其特征在于在半导体衬底上的第一导电层下面设置一至少半绝缘层，第一导电层通过沟槽(10)以此方式断流，使沟槽(10)至少抵达半绝缘层，将第一导电层在形成分开的印刷电路的情况下隔断成与LED(1,3,5；2,4,6)的分列电接头相对应的长条形状，第一导电层的每条印刷电路与一个连接端子相连接，在半导体衬底上设有连续的第二导电层，用来连接LED的分列连接接头(1,2,3,4,5,6)，该导电层在形成另外的分开的印刷电路的情况下沿横向隔断，在第二导电层的下方和在第一导电层的上方设有绝缘层。2．如权利要求1的LED-阵列，其特征在于半导体衬底中的第一导电层构成LED(1至6)的p-连接触点；半导体衬底上面的第二导电层构成LED(1至6)的n-连接触点。3．如权利要求1或2中的LED-阵列，其特征在于半导体衬底上的第二导电层是用金属层(16)构成的。4．如上列权利要求之一的LED-阵列，其特征在于绝缘层是一层...

【专利技术属性】
技术研发人员：E·尼尔施尔，W·维格莱特，
申请(专利权)人：西门子公司，
类型：发明
国别省市：