免闭锁功率金属氧化物半导体一双极型晶体管制造技术

提供了一种ＭＯＳ双极型晶体管，其中包括在ｎ型体材料单晶碳化硅衬底上形成的碳化硅ｎｐｎ双极型晶体管并有ｎ型漂移层和ｐ型基极层。基极层最好是通过外延生长形成的台面。碳化硅ｎＭＯＳＦＥＴ邻近ｎｐｎ双极型晶体管形成，使得施加电压到ｎＭＯＳＦＥＴ栅极的电压导致ｎｐｎ双极型晶体管进入导电状态。ｎＭＯＳＦＥＴ有源极和漏极以便当双极型晶体管在导电状态时为ｎｐｎ双极型晶体管提供基极电流。同样包括用于把在源极和漏极之间的电子流转换为空穴注入ｐ型基极层的装置。提供了用于减少与上述ｎＭＯＳＦＥＴ的绝缘层相关的场集聚效应的装置。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是1997年7月10日提交的美国专利申请08/891，221的继续申请，该申请涉及1997年6月12日提交的、题为免闭锁功率UMOS-双极型晶体管(LMBT)的美国临时专利申请60/049,423，并具有优先权。本专利技术涉及半导体器件，特别是制作在碳化硅中的器件。本专利技术具体涉及制作在碳化硅中的功率晶体管。硅双极型晶体管是在电机驱动电路、设备控制、机器人和灯光镇流器等高功率应用中使用的器件。这是因为双极型晶体管可以在200至50A/cm2的范围内控制较大的电流密度，并能够在500-2500V的范围内承受较高的截止电压。尽管双极型晶体管具有诱人的额定功率，但是对于所有的高功率应用它们还存在几个主要缺点。双极型晶体管是电流控制器件，它需要较大的基极控制电流，通常为集电极电流的1/5到1/10，来维持晶体管的导通状态。对于需要高速关断的应用需要比例更高的基极电流。因为需要大基极电流，控制导通和关断的基极驱动电路相对地复杂昂贵。如果同时向器件施加高电流和高电压，如同感性功率电路应用通常所需的那样，那么双极型晶体管还容易过早击穿。此外，因为单个晶体管的电流分流通常在高温下进行，双极型晶体管并联工作相对较困难，需要发射极镇流电路。这种电流分流通常源于双极型器件上的导通压降的下降和工作温度的升高。硅功率MOSFET用于解决这种基极驱动问题。在功率MOSFET中，在施加适当的栅极偏压时，栅极电极将提供导通和关断控制。例如，当导电n型反型层响应正栅极偏压的施加而在p型沟道区中形成时，n型增强MOSFET导通。反型层电连接到n型源极区和漏极区，并允许多数载流子在源极和漏极之间导电。功率MOSFET的栅极电极由通常是二氧化硅的中间绝缘层与导电沟道区隔离开。因为栅极与沟道区绝缘，所以为了维持MOSFET的导通状态或将MOSFET由导通状态切换到关断状态或相反，只需要很小的栅极电流。因为栅极与MOSFET的沟道区形成电容，所以栅极电流在切换过程中很小。由此，在切换过程中只需要充电和放电电流(“位移电流”)。因为绝缘栅电极具有高输入阻抗，所以栅极所需的电流极小，由此可以简单地实现栅极驱动电路。此外，由于MOSFET中的传导电流只利用了多数载流子，所以不存在过剩少数载流子复合引起的延时。相应地，功率MOSFET的切换速度比双极型晶体管快几个数量级。不同于双极型晶体管，功率MOSFET可以在相对较长的时间内同时承受高电流密度和高电压，而不会出现称为“二次击穿”的破坏性失效机理。因为功率MOSFET的正向电压降随温度的升高而升高，功率MOSFET还容易并联，由此加速了电流在并联器件中均匀分布。然而，对于高压器件的MOSFET漂移区的相对高的导通阻抗通常会抵销掉上述功率MOSFET的优良特性，高阻抗源于缺乏少数载流子的注入。结果，MOSFET的正向工作电流密度通常限制在较低值，对于600V器件，该电流值通常在40-50A/cm2，而对于双极型晶体管在相同导通电压降的情况下，该值为100-120A/cm2。根据功率双极型晶体管和MOSFET晶体管的这些特性，开发了将双极型电流传导和MOS控制电流结合在一起的器件，该器件可以具有显著优于单一技术例如双极型或MOSFET的优点。结合双极型和MOS特性的一个器件实例是绝缘栅双极型晶体管(IGBT)。IGBT同时具有功率MOSFET的高阻抗栅极和功率双极型晶体管的低导通导电损耗。由于这些特性，IGBT已广泛地应用于感性开关电路中，例如电机控制电路所需的电路。这些应用要求器件具有宽的正向偏压安全工作区(FBSOA)和宽的反向偏压安全工作区(RBSOA)。IGBT的一个缺点是栅控导通电流密度有限。这源于在其结构中存在寄生晶闸管。在导通电流密度足够高时，该晶闸管将闭锁，由此失去栅极对导通电流的控制。IGBT的这种特性还限制了IGBT的浪涌电流容量。针对这种机理已经提出多种建议，以牺牲导通电压降和/或开关速度为代价抑制寄生晶闸管效应。近期的努力还包括尝试将碳化硅(SiC)器件用作功率器件。这种器件包括例如美国专利5,506,421所述的功率MOSFET。类似地，碳化硅结型场效应晶体管(JFET)和金属半导体场效应晶体管(MESFET)也已用于高功率应用。见美国专利5,264,713和5,270,554。然而这些器件有最小约为3伏特的正向压降。因此，这些器件不适用于所有的应用。碳化硅IGBT还具有优于其它功率器件的性能，因为该器件的正向电压降不象IGBT或MOSFET或JFET那样以相同的速率随着击穿电压升高。如附图说明图1所示，在击穿电压(BV)对正向电压降(Vf)的曲线中，在大约2000V处MOSFET/JFET曲线8与碳化硅的曲线9相交。因此，对于高于2000V的击穿电压，就相同击穿电压时的正向电压降而言，碳化硅IGBT的性能要优于硅MOSFET或JFET。尽管碳化硅IGBT的特性为功率器件指出一个方向，但是这种器件现在受限于碳化硅的适用性。这种限制源于制备高质量重掺杂p型碳化硅衬底的困难性。另一个限制是碳化硅的空穴迁移率极低，使其很容易受到寄生晶闸管闭锁的影响。因此，期望碳化硅IGBT具有较低的栅控导通电流密度。因为IGBT是典型的垂直器件，在其上制备器件的衬底对于器件性能十分关键。衬底材料的质量是制备的器件质量的一个限制因素。由此，制备高质量重掺杂p型碳化硅衬底的困难性将限制在n型衬底上制备IGBT。在传统功率电路中，期望器件具有以地电位而不是以高的正电平为基准的、施加到器件上的控制电压，以控制器件导通和关断。然而，提供其栅极以器件的发射极为基准的IGBT通常需要重掺杂p型衬底。如上所述，现在在碳化硅中制备重掺杂p型衬底要难于n型衬底。利用n型衬底，碳化硅IGBT将具有以集电极电压为基准的栅极电压，在典型的功率电路中，集电极电压通常是线电压。由此，该碳化硅IGBT需要更加复杂的具有电平转换元件的栅极驱动电路，并且由于IGBT的结构、碳化硅的电气特性和制备重掺杂p型碳化硅衬底的限制，使功率电路更加复杂。考虑到上述讨论，有必要改善高功率碳化硅器件的性能。鉴于上述讨论，本专利技术的一个目的是提供碳化硅功率器件。本专利技术的进一步目的是提供压控碳化硅功率器件。本专利技术的另一个目的是提供碳化硅功率器件，该器件具有以典型功率电路中的地电位为基准的控制电压，而集电极电压能够阻断正高电压。本专利技术的另一个目的是提供碳化硅功率器件，该器件可制备在n型碳化硅衬底上。本专利技术的另一个目的是提供双极型晶体管，该晶体管与其它双极型晶体管并联，并具有增强的稳定性，这种稳定性源于双极型晶体管的导通电压降随着工作温度的升高而下降。本专利技术的另一个目的是提供具有高击穿电压的碳化硅功率器件。本专利技术的另一个目的是在其工作在反向偏压模式时，提供了对栅极介电击穿不敏感的碳化硅MOS控制。本专利技术的这些和其它目的是由MOS双极型晶体管提供的，该晶体管包括制作在单晶重掺杂n型碳化硅体材料衬底上，并具有n型漂移层和p型基极层的npn双极型晶体管。基极层最好由外延生长工艺制作成台面。碳化硅nMOSFET与npn双极型晶体管相邻制作，这样施加到nMOSFET的栅极的电压将使npn双极型晶体管进入导通状态。nMOSFET具有源极和漏极，以便在本文档来自技高网...

【技术保护点】
一种ＭＯＳ双极型晶体管，包括： 在单晶体材料ｎ型碳化硅衬底上的碳化硅ｎｐｎ双极型晶体管，具有ｎ型漂移层和ｐ型基极层； 在上述ｐ型基极层中的碳化硅ｎＭＯＳＦＥＴ，包括间隔开的ｎ型源极和漏极区，同时栅极区在它们之间并邻近上述的ｎｐｎ双极型晶体管，以便当上述双极型晶体管在导电状态时为上述ｎｐｎ双极型晶体管提供基极电流；和 用于把在上述源极和漏极之间的电子流转换成空穴电流并注入上述ｐ型基极层中的装置。

【技术特征摘要】
US 1997-7-10 08/891,221;US 1998-5-21 09/082,554;US1.一种MOS双极型晶体管，包括在单晶体材料n型碳化硅衬底上的碳化硅npn双极型晶体管，具有n型漂移层和p型基极层；在上述p型基极层中的碳化硅nMOSFET，包括间隔开的n型源极和漏极区，同时栅极区在它们之间并邻近上述的npn双极型晶体管，以便当上述双极型晶体管在导电状态时为上述npn双极型晶体管提供基极电流；和用于把在上述源极和漏极之间的电子流转换成空穴电流并注入上述p型基极层中的装置。2.一种依照权利要求1的MOS双极型晶体管，其中上述用于转换的装置包括在nMOSFET和npn双极型晶体管之间在p型基极层中的碳化硅隧道二极管，以便把通过上述nMOSFET的电子流转换为空穴流注入npn双极型晶体管的基极层。3.一种依照权利要求2的MOS双极型晶体管，其中上述隧道二极管包括具有高于邻近n型导电源极区的p型基极层载流子浓度的p型导电碳化硅区，以便在上述源极区和p型导电区之间提供导电p-n隧道结。4.一种依照前面任一权利要求的MOS双极型晶体管，其中上述碳化硅nMOSFET包括具有邻近npn双极型晶体管的栅极槽和源极区的UMOSFET，以便为上述用于转换的装置提供电子，其中上述npn双极型晶体管包括垂直的npn双极型晶体管。5.一种依照权利要求1的MOS双极型晶体管，其中上述p型基极层在上述n型漂移层上形成了台面。6.一种依照权利要求5的MOS双极型晶体管，其中上述台面的侧壁包括台阶部分，其中上述用于转换的装置包括在上述台阶部分的p型基极层中的p型导电碳化硅区，其具有高于p型基极层的载流子浓度；和用于电连接上述nMOSFET的n型源极区到p型导电碳化硅区的导电带。7.一种依照权利要求5或6的MOS双极型晶体管，其中上述台面有倾斜的侧壁，侧壁的斜度提供了与上述减少场聚集效应的装置相关的预定掺杂截面分布。8.一种依照前面任一权利要求的MOS双极型晶体管，其中上述nMOSFET是集聚模式nMOSFET。9.一种依照前面任一权利要求的MOS双极型晶体管，进一步包括用于减少与上述nMOSFET的绝缘层相关的场聚集效应的装置。10.一种依照前面权利要求的MOS双极型晶体管，其中用于转换的装置包括在上述p型基极层中的p型导电碳化硅区，具有高于p型基极层的载流子浓度；和用于电连接上述nMOSFET的n型源极区到p型导电碳化硅区的导电带。11.一种依照前面任一权利要求的MOS双极型晶体管，其中上述MOS双极型晶体管包括多个单元以便提供多个电气并联的npn双极型晶体管。12.一种依照前面任一权利要求的MOS双极型晶体管，其中上述MOS双极型晶体管形成在4H n型导电单晶体材料碳化硅衬底上。13.一种MOS双极型晶体管单元，包括n型单晶体材料碳化硅衬底；邻近上述n型导电单晶体材料碳化硅衬底的n型碳化硅漂移层，上述n型漂移层具有小于n型碳化硅衬底的载流子浓度；在上述n型碳化硅漂移层上的p型碳化硅基极层；在上述p型基极层中的第一n型碳化硅区；在上述p型基极层中的栅极槽，通过基极层和第一n型区延展到漂移层，以便提供n型区部分作为栅极槽的侧壁部分；在上述栅极槽的底部和侧壁上的绝缘层；在邻近上述栅极槽排列的基极层中的第二n型碳化硅导电区；在上述绝缘层上的栅极触点延展到部分第一n型区；在上述碳化硅衬底与漂移层相对的表面上的集电极触点；在上述基极层中的p型碳化硅区，在上述第一n型区和第二n型区之间排列，上述p型区具有高于p型基极层的载流子浓度以便把流过第一n型区的电子转变成空穴注入p型基极层；和在上述第二n型碳化硅区上的发射极触点。14.依照权利要求13的单元，进一步包括在上述n型碳化硅漂移区中在栅极槽底部的p型碳化硅区，具有高于p型基极层的载流子浓度。15.依照权利要求13或14的单元，其中上述p型区和第一n型区形成p-n结以便提供隧道二极管。16.依照权利要求13、14或15的单元，进一步包括在上述第一n型区和p型区之间的导电带，以便提供p型区到第一n型区的电连接。17.一种MOS双极型晶体管单元，包括n型单晶体材料碳化硅衬底；邻近上述n型导电单晶体材料碳化硅衬底的n型碳化硅漂移层，上述n型漂移层具有小于n型碳化硅衬底的载流子浓度；在上述n型碳化硅漂移层上形成的p型外延碳化硅基极层；在上述p型基极层中邻近与n型碳化硅漂移层相对的表面形成的第一碳化硅n型区，其中上述p型外延碳化硅基极层形成为具有侧壁的台面，该侧壁通过上述p型外延碳化硅基极层延展到n型漂移层；在上述n型漂移层上形成并排列在侧壁的绝缘层；在上述漂移层中邻近台面侧壁形成的第二n型导电碳化硅区，上述第二n型导电区具有高于漂移层的载流子浓度；在上述绝缘层上的栅极触点延展到部分第一n型区；在上述碳化硅衬底相对漂移层的表面上的集电极触点；在上述基极层中的第一p型碳化硅区和邻近第二n型导电区形成的第二p型区并延展进入第二n型导电区下面的n型漂移区和栅极触点下面，上述第一和第二p型区是电连接的并具有高于p型外延基极层的载流子浓度，形成p型区以便把流过上述n型区的电子转变成空穴注入p型基极层；在上述侧壁底部形成的导电带，以便电连接第二n型导电区和第一p型碳化硅区；和在上述第一n型碳化...

【专利技术属性】
技术研发人员：R辛格，JW帕莫尔，
申请(专利权)人：克里公司，
类型：发明
国别省市：US[美国]