具有自对齐到存储沟槽的字线的垂直动态存储单元制造技术

一种在一个衬底中构成的动态随机访问存储器器件，该衬底具有一个上表面和一个沟槽，该沟槽具有一个在衬底中构成的侧壁。使用沟槽的下部构成一个信号存储结点，并且使用沟槽的上部构成一个信号转移器件。信号转移器件的结构能降低字线的电阻以及电容，从而使动态随机访问存储器有更好的性能。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及动态随机访问存储器(DRAM)器件，更具体地讲，是涉及具有自对齐到存储沟槽的字线的垂直DRAM器件。在半导体业界，总是希望不断地增加存储器密度和性能。经常是通过缩减动态随机访问存储器(DRAM)器件的尺寸和工作电压来实现这些目标。垂直DRAM器件使用一个沟槽来构成一个信号存储结点和一个信号转移器件。由于垂直DRAM器件使得垂直信号转移器件沟道的长度与最小特征尺寸无关，所以提出用垂直DRAM器件来增加存储器密度。这种结构允许有较长的沟道长度而不用按比例减少存储器密度。因而可以相对栅氧化层厚度和结深度合理确定沟道长度以便减少沟道掺杂度，使结漏电流最小，并且增加保持时间。附图说明图1示出了由一个衬底101(通常为P-硅)构成的垂直DRAM器件或单元100的部分横截面视图。使用一个具有侧壁122的沟槽(DT或深沟槽)来构成DRAM单元100。DRAM单元100包含一个信号存储结点(部分示出)102，其中信号存储结点包含一个存储结点导体104(通常为N+多晶硅)和一个环氧化体(collar oxide)106。DRAM单元100的信号转移器件包含一个第一扩散区域108，一个第二扩散区域110(通常为N+硅)，一个沟道区域112，一个栅绝缘体114，和一个栅导体116(通常为N+多晶硅)。栅导体116被耦合到字线118。字线118包括一个N+多晶硅底层118A，一个WSix中间层118B，和一个氮化顶层118C。第二扩散区域110被一个氮化层120覆盖。存储结点导体104被一个沟顶氧化体(TTO)123覆盖。构成一个浅沟槽隔离(STI)区域128以提供对DRAM器件100的隔离。DRAM单元100的沟槽侧壁122到一个相邻DRAM单元的沟槽侧壁124的距离为W。对于占据衬底101一个5F2表面区域的DRAM单元100，相邻沟槽侧壁之间的距离W可以为2F，其中F是最小特征尺寸。对于2F的沟槽至沟槽距离W，一个字线118可以和沟槽的侧壁122重叠的距离是0.5F。当DT和字线的偏离没有失控时，即使在没有对齐的最坏情况下这种结构也允许栅导体116和字线118有足够的重叠。通过减少沟槽至沟槽的间隔距离W可以增加晶片上的DRAM单元密度。当沟槽至沟槽的间隔距离W被降到2F以下时，由于字线与沟槽的布局重叠被降到0.5F以下并且对齐公差保持固定，所以字线导体不与沟槽边缘重叠的概率相应增加。图1中的DRAM单元100具有一个不与沟槽侧壁122完全重叠的字线118。如栅导体过蚀区105所示，这个不完全重叠导致刻蚀字线118时切入下面的栅导体116。过蚀105会对栅绝缘体114产生损伤并且使栅导体116无法与第二扩散区域110重叠。为了克服常规DRAM器件的缺点，提供一种新的垂直DRAM器件。本专利技术的一个目标是提供一种垂直DRAM器件，该器件具有一个与沟槽的侧壁自对齐的字线导体。一个相关的目标是提供一个制造这种垂直DRAM器件的过程。另一个目标是提供一对垂直DRAM器件，这对器件均具有一个相应的字线并且均使用相应的沟槽构成，其中相应沟槽之间的距离等于相应字线之间的距离。另一个目标是提供一种垂直DRAM器件，该器件具有一个定位在衬底表面止的字线。为了实现这些和其它目标，并且考虑到这些目标的目的，本专利技术提供了一种在一个衬底中构成的垂直动态随机访问存储器器件。该衬底具有一个上表面和一个沟槽，该沟槽在衬底中具有一个侧壁。使用沟槽的下部构成一个信号存储结点，并且使用沟槽的上部构成一个信号转移器件。信号转移器件包含一个耦合到信号存储结点并且从沟槽的侧壁延伸到衬底的第一扩散区域，一个在衬底中构成，与衬底的上表面和沟槽的侧壁相邻的第二扩散区域，一个沿着第一扩散区域和第二扩散区域之间的沟槽的侧壁延伸的沟道区域，一个沿着沟槽的侧壁从第一扩散区域向第二扩散区域延伸的栅绝缘体，一个填充沟槽并且具有一个上表面的栅导体，和具有一个与栅导体的表面相邻和一个与沟槽的侧壁对齐的侧壁的一个字线。应当理解前面的一般描述和下面的详细描述均是示例性的，不用于限制本专利技术。通过下面结合附图所进行的描述可以更好地理解本专利技术。应当强调的是，根据一般实践，图中的各个部分不是按比例绘制。相反，为了简便任意扩大或缩小了各个部分的尺寸。附图包含以下图例图1是具有一个与沟槽侧壁不完全重叠的字线的DRAM单元的部分横截面视图；图2至8图解了一个基于本专利技术的示例性实施例，制造DRAM单元的过程，更具体地，图2是一个晶片的部分横截面视图，该晶片具有几个经过本领域技术人员已知的深沟槽处理的DRAM单元；图2A是图2所示的，基于一个示例性布局的DRAM单元阵列的顶视图；图2B是对应于图2的处理阶段上的支持电路的部分横截面视图；图3A是图3所示的，基于一个示例性布局的DRAM单元阵列的顶视图；图3B是对应于图3的处理阶段上的支持电路的部分横截面视图，该图表明也在晶片的支持区域中构成浅沟槽隔离(STI)区域；图3C示出了支持区域中的一个填充氮化层(填充氮化层已经被铺设并刻蚀到衬底上以定义活跃区域范围)，一个已经植在暴露衬底上的牺牲型氧化体，腔注入的执行；图3D示出了在去除牺牲型氧化体，构成一个氧化栅绝缘层，淀积出多晶硅层并且抛光氮化填充层以构成一个栅导体，并且栅导体注入物被混入栅导体以便建立栅导体掺杂之后图3C中的支持电路；图4图解了淀积并铺设光致抗蚀剂的步骤；图4A是图4所示的DRAM器件的顶视图；图4B是对应于图4的处理阶段上的支持电路的部分横截面视图；图5是在针对填充氮化层，多晶硅栅导体和光致抗蚀剂有选择地刻蚀STI区域中的暴露氧化体的步骤之后的阵列区域的部分横截面视图；图6是在剥去光致抗蚀剂并且针对氧化STI区域和填充氮化层有选择地均质刻蚀暴露多晶硅栅导体的步骤之后的阵列区域的部分横截面视图；图6A是对应于图6的处理阶段上的支持电路的部分横截面视图；图7是在一个字线被淀积，平铺并且凹嵌到填充氮化层表面下面之后阵列区域的部分横截面视图；图7A是在字线被淀积之后图7所示的器件的顶视图；图7B是对应于图7的处理阶段上的支持电路的部分横截面视图；图8是在针对STI区域和氧化层的氧化体有选择地去除填充氮化层，生长一个屏蔽氧化层，植入阵列区域p腔注入物并且注入一个N+掺杂物以构成第二扩散区域之后的阵列区域的部分横截面视图；图8A是对应于图8的处理阶段上的支持电路的部分横截面视图。现在参照附图，其中类似的编号表示类似的元件，参照图2-8描述了基于本专利技术的垂直DRAM器件的示例性制造过程。图2是在经过本领域技术人员已知的深沟槽处理之后的一个晶片的部分横截面视图。可以在例如深沟槽处理之前在诸如P-硅的一个衬底201上构成一个氮化层226。在一个示例性实施例中，在构成氮化层226之前在衬底201的表面上可以构成一个薄的热氧化层(thin thermal oxide)(未示出)。薄的热氧化层可以减少衬底201中的疵点。在一个示例性实施例中，在刻蚀深沟槽之前，在氮化层226上可以构成一个氧化层(未示出)以用作一个硬刻蚀掩模。使用一个具有侧壁222,223的沟槽(DT或深沟槽)在衬底201上构成各个垂直DRAM器件200,230。DRAM单元200包含一个信号存储结点(部分示出)202，该本文档来自技高网...

【技术保护点】
一种动态随机访问存储器器件，包括：一个衬底，该衬底具有一个上表面；一个通过衬底的上表面构成并且深入衬底内的沟槽，该沟槽具有一个上部，一个下部和一个侧壁；一个使用沟槽的下部构成的信号存储结点；一个使用沟槽的上部构成的信号转移器 件，信号转移器件包括：一个耦合到信号存储结点并且从沟槽的侧壁延伸到衬底内的第一扩散区域，一个在衬底中构成，与衬底的上表面和沟槽的侧壁相邻的第二扩散区域，一个在衬底内沿着第一扩散区域和第二扩散区域之间的沟槽的侧壁延伸的沟道区域， 一个沿着沟槽的侧壁从第一扩散区域向第二扩散区域延伸的栅绝缘体，一个填充沟槽并且具有一个上表面的栅导体；一个在栅导体上构成并且使一个侧壁与沟槽的侧壁对齐的字线导体。

【技术特征摘要】
US 1999-8-16 09/374,6871．一种动态随机访问存储器器件，包括一个衬底，该衬底具有一个上表面；一个通过衬底的上表面构成并且深入衬底内的沟槽，该沟槽具有一个上部，一个下部和一个侧壁；一个使用沟槽的下部构成的信号存储结点；一个使用沟槽的上部构成的信号转移器件，信号转移器件包括一个耦合到信号存储结点并且从沟槽的侧壁延伸到衬底内的第一扩散区域，一个在衬底中构成，与衬底的上表面和沟槽的侧壁相邻的第二扩散区域，一个在衬底内沿着第一扩散区域和第二扩散区域之间的沟槽的侧壁延伸的沟道区域，一个沿着沟槽的侧壁从第一扩散区域向第二扩散区域延伸的栅绝缘体，一个填充沟槽并且具有一个上表面的栅导体；一个在栅导体上构成并且使一个侧壁与沟槽的侧壁对齐的字线导体。2．如权利要求1所述的动态随机访问存储器器件，其中栅导体的上表面延伸到衬底上表面之上并且在衬底上表面之上构成字线导体。3．如权利要求1所述的动态随机访问存储器器件，其中器件占据衬底上表面中一个小于或等于4F2的区域，其中F是最小特征尺寸。4．如权利要求1所述的动态随机访问存储器器件，其中字线导体具有1欧姆每方块的电阻。5．如权利要求1所述的动态随机访问存储器器件，其中字线导体包括金属。6．如权利要求5所述的动态随机访问存储器器件，其中字线导体包括钨。7．一种动态随机访问存储器器件，该器件包括一个衬底，该衬底具有一个上表面；一个通过衬底的上表面在衬底内构成的第一沟槽，该沟槽具有一个上部，一个下部和一个侧壁；一个通过衬底的上表面在衬底内构成，与第一沟槽的距离为W的第二沟槽，该沟槽具有一个上部，一个下部和一个侧壁；一个与衬底的上表面相邻并且介于第一和第二沟槽之间的位线扩散区域；一个第一存储器单元，其中包含一个第一信号存储结点，该结点具有一个在第一沟槽的下部构成的第一信号存储结点导体；一个在第一沟槽的上部构成的第一信号转移器件，第一信号转移器件具有一个第一扩散区域，一个沿着第一沟槽的侧壁构成的第一栅绝缘体，一个覆盖第一存储结点导体的第一沟槽顶端氧化体，一个与第一栅绝缘体和第一沟槽顶端氧化体相邻并且填充第一沟槽的第一栅导体，其中第一扩散区域耦合到第一信号存储结点导体并且从第一沟槽的侧壁延伸到衬底内，一个耦合到第一栅导体并且使一个侧壁与第一沟槽的侧壁对齐的第一字线导体；一个第二存储器单元，其中包含一个第二信号存储结点，该结点具有一个在第二沟槽的下部构成的第二信号存储结点导体；一个在第二沟槽的上部构成的第二信号转移器件，第二信号转移器件具有一个第二扩散区域，一个沿着第二沟槽的侧壁构成的第二栅绝缘体，一个覆盖第二存储结点导体的第二沟槽顶端氧化体，一个与第二栅绝缘体和第二沟槽顶端氧化体相邻并且填充第二沟槽的第二栅导体，其中第二扩散区域耦合到第二信号存储结点导体并且从第二沟槽的侧壁延伸到衬底内，一个耦合到第二栅导体并且使一个侧壁与第二沟槽的侧壁对齐的第二字线导体。8．如权利要求7所述的动态随机访问存储器器件，其中第二字线导体的侧壁与第一字线导体的侧壁之间的距离为W。9．如权利要求7所述的动态随机访问存储器器件，其中第二字线导体的侧壁与第二沟槽的侧壁对齐。10．如权利要求7所述的动态随机访问存储器器件，其中在衬底上表面之上构成第一和第二字线导体。11．如权利要求7所述的动态随机访问存储器器件，其中W小于...

【专利技术属性】
技术研发人员：拖施哈如福如卡瓦，俄尔来克格如恩宁，大卫V霍拉克，杰克A曼德尔曼，卡尔J雷登斯，托马斯S露普，
申请(专利权)人：国际商业机器公司，英芬能技术北美公司，
类型：发明
国别省市：US[美国]