高压侧栅极驱动电路制造技术

本申请公开了一种高压侧栅极驱动电路，属于高压功率集成电路技术领域。所述电路包括：依次相连的动态脉冲产生电路、高压电平移位电路、共模滤波电路、RS触发器以及输出级缓冲电路；当所述输入信号为窄脉冲时，所述动态脉冲产生电路用于对所述窄脉冲的上升沿和/或下降沿的脉冲宽度进行调整，以使调整后的脉冲结束时间晚于高压侧浮动地突变的结束时间。本申请可以避免输出信号被误锁存，提升芯片的可靠性。性。性。

【技术实现步骤摘要】
高压侧栅极驱动电路


[0001]本申请实施例涉及高压功率集成电路
，特别涉及高压侧栅极驱动电路。

技术介绍

[0002]在高压浮栅极驱动芯片中，需要一种高压电平移位电路将低电压域信号传递到高压域，如图1所示，M
H
是半桥拓扑结构中的高侧开关器件，M
L
是半桥拓扑结构中的低侧开关器件。通常使用浮栅极驱动芯片来有效的驱动高侧开关器件M
H
，该浮栅极驱动芯片包括低压输入逻辑、高压区栅极驱动电路和低压区栅极驱动电路，LIN是低侧通道的输入信号，HIN是高侧通道的输入信号，LIN和HIN都连接至低压输入逻辑，低压输入逻辑输出IN_L和IN_H这两个信号，其中IN_L输出至低压区栅极驱动电路，IN_H输出至高压区栅极驱动电路。LO是低侧通道的输出信号，连接至M
L
的栅极，HO是高侧通道的输出信号，连接至M
H
的栅极。VCC至GND电压域为低压区电路供电，VB至VS浮动电压域为高压区电路供电，VS端连接至M
H
的源极和M
L
的漏极。采用自举二极管D
B
和自举电容C
B
为VB供电，当M
L
开启时，VCC通过D
B
为自举电容 C
B
充电和为高压区栅极驱动电路供电；当M
H
开启时，自举电容C
B
承担为高压区栅极驱动电路供电的任务，如此反复。电感L的一端连接在VS端、另一端连接至输出电压Vout，电容C和电阻R0并联连接，其一端连接至Vout，另一端连接至GND。在高压浮栅极驱动芯片中，需要将VCC至GND的低电压域信号传递到VB至VS之间的高压域，因此需要一种高压电平移位电路来实现上述目的。传统的单路LDMOS(Laterally Diffused Metal OxideSemiconductor，横向扩散金属氧化物半导体)电平移位电路，在开通时会使 LDMOS长时间导通，对集成高压横向场效应管的可靠性要求极高，在限制了芯片的最高工作电压的同时会造成极大的功耗问题和可靠性问题。
[0003]为解决上述问题，目前比较常用的信号传递方式如图2所示，将输入的宽脉冲信号的上升沿和下降沿分别转换成一个窄脉冲信号，信号传递至高压区后再将该两路窄脉冲信号通过RS触发器恢复为与原来的信号宽度相同的信号。该方案极大地降低了LDMOS的导通时间，降低了整体芯片的功耗，使得 LDMOS可以可靠稳定地工作。随着当下第三代半导体的兴起，采用第三代半导体制备的功率器件，尤其是氮化镓材料制备的功率器件的开关频率极高，对于芯片能够响应的最小脉冲宽度提出了更高的要求。
[0004]图3中示出了输入较宽的输入脉冲和较窄的输入脉冲时，芯片的输出响应情况。当输入信号IN为较宽脉冲时(图3中的左半部分)，脉冲产生电路将输入信号的上升沿和下降沿分别于t1时刻和t4时刻形成一个窄脉冲信号于PG_S 和PG_R端口，PG_S信号经由高压电平移位电路传递至高压区HD_S端口，形成一个低电平窄脉冲，与此同时，高压区的被驱动MOS器件经过一段延时后于t2时刻导通并引起VS端口的电位抬升，该抬升过程会导致LDMOS的漏端电位表现为逻辑低电位(以VS为参考零点)，因此，在t2至t3时间段内， HD_S与HD_R端口均表现为逻辑低电位，HD_R与HD_S的共模低电位会被共模滤波电路滤除，因此，该时间段内，S与R端的电压均表现为逻辑低电平。t4时刻，PG_R信号经由高压电平移位电路传递至高压区HD_R端口，经过共模滤波电路后于R端形成高电平窄脉冲信号，HO经过一段时间的延时
后，转变为低电平信号，随后VS端的电压随之渐渐下降至零电平。当输入信号IN为较窄脉冲时(图3中的右半部分)，t6时刻，输入信号IN的上升沿形成一个窄脉冲信号于PG_S端口，该信号经过高压电平移位电路传递至高压区并使得HD_S信号转变为低电平信号，经过一段延时后，于t7时刻HO变为高电平，并开启高压桥壁的功率器件，随之VS电压开始上升，由上述描述可知， VS电压在上升时，LDMOS漏端电位均表现为逻辑低电平信号，因此，在t7至 t
10
时间段内，HD_R和HD_S端的电压均表现为逻辑低电位，该时间段内所有信号均会被共模滤波电路所滤除。在t8时刻至t9时刻之间，由输入信号导致的下降沿脉冲均在VS上升阶段，那么该复位脉冲信号将会丢失，进而导致高压区输出信号HO输出变高后一直处于锁存状态，无法关断，直至下一个下降沿脉冲有效地传递至高压区。此阶段如果低侧信号输出高电平而开启低侧功率器件，将导致上下桥臂直通而损坏功率器件。同理，当输入信号IN表现为占空比很高时，即表现为一个较窄的负脉冲时，HD_S信号会在VS下降阶段淹没掉，表现为HO输出丢波。

技术实现思路

[0005]本申请实施例提供了一种高压侧栅极驱动电路，可以解决高电平窄脉冲的下降沿脉冲在VS上升阶段，导致输出信号被误锁存在恒高状态，损坏低侧功率器件的问题，也可以解决低电平窄脉冲的上升沿脉冲在VS上升阶段，导致输出信号被误锁存在恒低状态，存在输出丢波的问题。所述技术方案如下：
[0006]一方面，提供了一种高压侧栅极驱动电路，所述高压侧栅极驱动电路包括动态脉冲产生电路、高压电平移位电路、共模滤波电路、RS触发器以及输出级缓冲电路；
[0007]所述动态脉冲产生电路的输入端作为所述高压侧栅极驱动电路的输入端，所述动态脉冲产生电路的第一输出端与所述高压电平移位电路的第一输入端相连，所述动态脉冲产生电路的第二输出端与所述高压电平移位电路的第二输入端相连；
[0008]所述高压电平移位电路的两个输出端分别与所述共模滤波电路的两个输入端相连，所述共模滤波电路的两个输出端分别与所述RS触发器的置位端和复位端相连；
[0009]所述RS触发器的输出端与所述输出级缓冲电路的输入端相连，所述输出级缓冲电路的输出端作为所述高压侧栅极驱动电路的输出端；
[0010]所述高压电平移位电路、所述共模滤波电路、所述RS触发器和所述输出级缓冲电路分别与高压侧电源和高压侧浮动地相连；
[0011]当所述输入信号为窄脉冲时，所述动态脉冲产生电路用于对所述窄脉冲的上升沿和/或下降沿的脉冲宽度进行调整，以使调整后的脉冲结束时间晚于所述高压侧浮动地突变的结束时间。
[0012]在一种可能的实现方式中，所述高压电平移位电路包括：第一LDMOS、第二LDMOS、第一电阻、第二电阻、第一二极管和第二二极管；
[0013]所述第一LDMOS的栅极作为所述高压电平移位电路的第一输入端，所述第二LDMOS的栅极作为所述高压电平移位电路的第二输入端，所述第一 LDMOS和所述第二LDMOS的源极接地；
[0014]所述第一LDMOS的漏极与所述第一电阻的第一端口、所述第一二极管的阴极连接于第一连接点，所述第一连接点作为所述高压电平移位电路的第一输出端；
[0015]所述第二LD本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高压侧栅极驱动电路，其特征在于，所述高压侧栅极驱动电路包括动态脉冲产生电路、高压电平移位电路、共模滤波电路、RS触发器以及输出级缓冲电路；所述动态脉冲产生电路的输入端作为所述高压侧栅极驱动电路的输入端，所述动态脉冲产生电路的第一输出端与所述高压电平移位电路的第一输入端相连，所述动态脉冲产生电路的第二输出端与所述高压电平移位电路的第二输入端相连；所述高压电平移位电路的两个输出端分别与所述共模滤波电路的两个输入端相连，所述共模滤波电路的两个输出端分别与所述RS触发器的置位端和复位端相连；所述RS触发器的输出端与所述输出级缓冲电路的输入端相连，所述输出级缓冲电路的输出端作为所述高压侧栅极驱动电路的输出端；所述高压电平移位电路、 所述共模滤波电路、所述RS触发器和所述输出级缓冲电路分别与高压侧电源和高压侧浮动地相连；当所述输入信号为窄脉冲时，所述动态脉冲产生电路用于对所述窄脉冲的上升沿和/或下降沿的脉冲宽度进行调整，以使调整后的脉冲结束时间晚于所述高压侧浮动地突变的结束时间。2.根据权利要求1所述的电路，其特征在于，所述高压电平移位电路包括：第一LDMOS、第二LDMOS、第一电阻、第二电阻、第一二极管和第二二极管；所述第一LDMOS的栅极作为所述高压电平移位电路的第一输入端，所述第二LDMOS的栅极作为所述高压电平移位电路的第二输入端，所述第一LDMOS和所述第二LDMOS的源极接地；所述第一LDMOS的漏极与所述第一电阻的第一端口、所述第一二极管的阴极连接于第一连接点，所述第一连接点作为所述高压电平移位电路的第一输出端；所述第二LDMOS的漏极与所述第二电阻的第一端口、所述第二二极管的阴极连接于第二连接点，所述第二连接点作为所述高压电平移位电路的第二输出端；所述第一电阻的第二端口和所述第二电阻的第二端口分别与所述高压侧电源相连，所述第一二极管和所述第二二极管的正极分别与所述高压侧浮动地相连。3.根据权利要求1所述的电路，其特征在于，当所述输入信号包括高电平窄脉冲时，所述动态脉冲产生电路用于控制所述高电平窄脉冲的下降沿脉冲宽度；或，当所述输入信号包括低电平窄脉冲时，所述动态脉冲产生电路用于控制所述低电平窄脉冲的上升沿脉冲宽度；或，当所述输入信号包括高电平窄脉冲和低电平窄脉冲时，所述动态脉冲产生电路用于控制所述高电平窄脉冲的下降沿脉冲宽度和所述低电平窄脉冲的上升沿脉冲宽度。4.根据权利要求3所述的电路，其特征在于，当所述动态脉冲产生电路用于控制所述下降沿脉冲宽度时，所述动态脉冲产生电路包括上升沿脉冲产生电路、延时电路、受控电流源和下降沿脉冲产生电路；所述上升沿脉冲产生电路的输入端和所述下降沿脉冲产生电路的第一输入端相连后作为所述动态脉冲产生电路的输入端；所述上升沿脉冲产生电路的输出端作为所述动态脉冲产生电路的第一输出端，所述上升沿脉冲产生电路的输出端与所述延时电路的输入端相连；
所述延时电路的输出端与所述受控电流源的输入端相连，所述受控电流源的输出端与所述下降沿脉冲产生电路的第二输入端相连；所述下降沿脉冲产生电路的输出端作为所述动态脉冲产生电路的第二输出端。5.根据权利要求3所述的电路，其特征在于，当所述动态脉冲产生电路用于控制所述下降沿脉冲宽度时，所述动态脉冲产生电路包括上升沿脉冲产生电路、延时电路、下降沿脉冲产生电路、第一反相器、第二反相器、第一或非门、第二或非门、第三或非门和第四或非门；所述上升沿脉冲产生电路的输入端和所述下降沿脉冲产生电路的输入端相连后作为所述动态脉冲产生电路的输入端；所述上升沿脉冲产生电路的输出端作为所述动态脉冲产生电路的第一输出端，所述上升沿脉冲产生电路的输出端与所述延时电路的输入端相连；所述延时电路的输出端分别与所述第一或非门和所述第二或非门的第一输入端相连于第三连接点；所述下降沿脉冲产生电路的输出端分别与所述第一反相器的输入端和所述第四或非门的第二输入端相连于第四连接点；所述第一反相器的输出端与所述第一或非门的第二输入端相连；所述第一或非门的输出端与所述第二或非门的第二输入端相连；所述第二或非门的输出端与所述第三或非门的第一输入端相连；所述第三或非门的输出端与所述第四或非门的第一输入端相连；所述第四或非门的输出端分别与所述第二反相器的输入端和所述第三或非门的第二输入端相连；所述第二反相器的输出端作为所述动态脉冲产生电路的第二输出端。6.根据权利要求5所述的电路，其特征在于，当第三连接点为高电平，第四连接点为高电平时，所述动态脉冲产生电路的第二输出端的输出为高电平；当第三连接点为高电平，第四连接点为低电平时，所述动态脉冲产生电路的第二输出端的输出与上一状态相同；当第三连接点为低电平，第四连接点为高电平时，所述动态脉冲产生电路的第二输出端的输出为有效高电位；当第三连接点为低电平，第四连接点为低电平时，所述动态脉冲产生电路的第二输出端的输出为无效低电位。...

【专利技术属性】
技术研发人员：张允武，陆扬扬，禹阔，
申请(专利权)人：国硅集成电路技术无锡有限公司，
类型：发明
国别省市：