芯片及控制方法技术

本申请公开了一种芯片及控制方法，芯片包括高速缓存、闪存和处理器，所述高速缓存或所述闪存用于存储目标数据，当所述芯片处于预设时钟模式时，所述处理器，用于优先从所述高速缓存获取所述目标数据；以及当从所述高速缓存获取所述目标数据失败后，控制所述闪存进入工作模式，并在从所述闪存获取所述目标数据后，控制所述闪存进入低功耗模式。本申请可以降低芯片读取操作的整体功耗。芯片读取操作的整体功耗。芯片读取操作的整体功耗。

【技术实现步骤摘要】
芯片及控制方法


[0001]本申请涉及微控制器
，具体涉及一种芯片及控制方法。

技术介绍

[0002]SoC(System on Chip，系统级芯片)又称为片上系统，是一个微小型系统。在低功耗应用中，如低功耗读取操作时，为了降低功耗，往往会使用低速时钟作为SoC工作频率。SoC在此工作频率下,逻辑电路的动态功耗与静态功耗都非常的低，但此时SoC的总体功耗往往处于一个较高的水平，使得SoC在低速工作模式下整体功耗并不低。

技术实现思路

[0003]本申请实施例提供一种芯片及控制方法，可以降低芯片读取操作的整体功耗。
[0004]第一方面，本申请实施例提供一种芯片，包括：高速缓存、闪存和处理器，所述高速缓存或所述闪存用于存储目标数据；
[0005]当所述芯片处于预设时钟模式时，
[0006]所述处理器，用于优先从所述高速缓存获取所述目标数据；以及当从所述高速缓存获取所述目标数据失败后，控制所述闪存进入工作模式，并在从所述闪存获取所述目标数据后，控制所述闪存进入低功耗模式。
[0007]可选的，所述芯片还包括控制模块；
[0008]所述处理器，用于发送对所述目标数据的第一读请求；
[0009]所述高速缓存，用于根据所述第一读请求，在所述处理器从所述高速缓存获取所述目标数据失败后，向所述控制模块发送对所述目标数据的第二读请求；
[0010]所述控制模块，用于根据所述第二读请求，控制所述闪存进入工作模式，并在从所述闪存中读取所述目标数据后，控制所述闪存进入低功耗模式，并将所述目标数据发送给所述高速缓存。
[0011]可选的，所述控制模块包括：
[0012]控制器，用于根据所述第二读请求发送第一供电控制指令；
[0013]电源管理单元，用于根据所述第一供电控制指令，控制所述闪存进入工作模式，并向所述控制器发送读取许可指令；
[0014]所述控制器，还用于根据所述读取许可指令，从所述闪存中读取所述目标数据，将所述目标数据发送给所述高速缓存，并向所述电源管理单元发送第二供电控制指令；
[0015]所述电源管理单元，还用于根据所述第二供电控制指令，调整对所述闪存的供电电压以使所述闪存进入所述低功耗模式。
[0016]可选的，所述电源管理单元，还用于根据所述第二供电控制指令，调整对所述闪存的供电电压以使所述闪存进入所述低功耗模式，包括：
[0017]所述电源管理单元，还用于根据所述第二供电控制指令，对所述闪存进行断电，或者将所述闪存的电压调整到预设电压，所述预设电压低于所述闪存的正常工作电压。
[0018]可选的，所述高速缓存、所述闪存和所述处理器集成在一个模块中。
[0019]可选的，所述高速缓存和所述处理器集成在一个模块中，所述闪存设置在所述模块的外部。
[0020]可选的，所述高速缓存为Cache存储器或缓冲寄存器。
[0021]第二方面，本申请实施例提供一种芯片控制方法，应用于如上所述的芯片，所述方法包括：
[0022]当所述芯片处于预设时钟模式时，所述处理器优先从所述高速缓存获取所述目标数据，以及当所述处理器从所述高速缓存获取所述目标数据失败后，控制所述闪存进入工作模式，并在从所述闪存获取所述目标数据后，控制所述闪存进入低功耗模式。
[0023]可选的，所述方法还包括：
[0024]所述处理器向所述高速缓存发送对所述目标数据的第一读请求；
[0025]若所述处理器从所述高速缓存获取所述目标数据失败后，则所述高速缓存向所述控制模块发送对所述目标数据的第二读请求；
[0026]所述控制模块根据所述第二读请求控制所述闪存进入工作模式；
[0027]所述控制模块从所述闪存中读取所述目标数据，将所述目标数据发送给所述高速缓存，并控制所述闪存进入所述低功耗模式。
[0028]可选的，所述方法还包括：
[0029]所述控制器根据所述第二读请求向所述电源管理单元发送第一供电控制指令；
[0030]所述电源管理单元根据所述第一供电控制指令，控制所述闪存进入工作模式，并向所述控制器发送读取许可指令；
[0031]所述控制器根据所述读取许可指令，从所述闪存中读取所述目标数据，将所述目标数据发送给所述高速缓存，并向所述电源管理单元发送第二供电控制指令；
[0032]所述电源管理单元根据所述第二供电控制指令，调整对所述闪存的供电电压以使所述闪存进入所述低功耗模式。
[0033]可选的，所述电源管理模块根据所述第二供电控制指令，调整对所述闪存的供电电压以使所述闪存进入所述低功耗模式，包括：
[0034]所述电源管理模块根据所述第二供电控制指令，对所述闪存进行断电，或者将所述闪存的电压调整到预设电压，所述预设电压低于所述闪存的正常工作电压。
[0035]本申请实施例中，芯片可以包括高速缓存、闪存和处理器。高速缓存和闪存可以存储目标数据，当芯片处于预设时钟模式时，处理器优先从高速缓存获取目标数据，当从高速缓存获取目标数据失败后，则处理器控制闪存进入工作模式，然后从闪存中获取目标数据，并在获取目标数据后控制闪存进入低功耗模式。即，本申请实施例中，优先从速度快、功耗低的高速缓存获取目标数据，当高速缓存中存储目标数据时，就不需要从速度慢、功耗高的闪存中读取目标数据，此时闪存处于低功耗模式，只有在高速缓存中未存储目标数据时，处理器才会从闪存获取目标数据，此时会控制闪存从低功耗模式进入工作模式，并在从闪存中获取目标数据后，控制闪存进入低功耗模式，闪存可以在大部分时间保持在低功耗模式。因此，本申请实施例可以降低芯片读取操作的整体功耗。
附图说明
[0036]下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其有益效果显而易见。
[0037]图1是本申请实施例一提供的芯片的结构示意图。
[0038]图2是本申请实施例二提供的芯片的另一种结构示意图。
[0039]图3是本申请实施例提供的芯片的一种逻辑控制图。
[0040]图4是本申请实施例提供的芯片的另一种逻辑控制图。
[0041]图5是本申请实施例二提供的芯片的又一种结构示意图
[0042]图6是本申请实施例三提供的芯片控制方法的流程示意图。
[0043]图7是本申请实施例四提供的另一种芯片控制方法的流程示意图。
具体实施方式
[0044]请参照图示，其中相同的组件符号代表相同的组件，本申请的原理是以实施在一适当的运算环境中来举例说明。以下的说明是基于所例示的本申请具体实施例，其不应被视为限制本申请未在此详述的其它具体实施例。
[0045]请参阅图1，图1是本申请第一实施例提供的芯片的结构示意图，该芯片100可以包括：高速缓存101、闪存102和处理器103。高速缓存101和闪存102可以存储目标数据，处理器103可以从高速缓存101或闪存102中获取目标数据。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片，包括高速缓存、闪存和处理器，所述高速缓存或所述闪存用于存储目标数据，其特征在于，当所述芯片处于预设时钟模式时，所述处理器，用于优先从所述高速缓存获取所述目标数据；以及当从所述高速缓存获取所述目标数据失败后，控制所述闪存进入工作模式，并在从所述闪存获取所述目标数据后，控制所述闪存进入低功耗模式。2.根据权利要求1所述的芯片，其特征在于，所述芯片还包括控制模块；所述处理器，用于发送对所述目标数据的第一读请求；所述高速缓存，用于根据所述第一读请求，在所述处理器从所述高速缓存获取所述目标数据失败后，向所述控制模块发送对所述目标数据的第二读请求；所述控制模块，用于根据所述第二读请求，控制所述闪存进入工作模式，并在从所述闪存中读取所述目标数据后，控制所述闪存进入低功耗模式，并将所述目标数据发送给所述高速缓存。3.根据权利要求2所述的芯片，其特征在于，所述控制模块包括：控制器，用于根据所述第二读请求发送第一供电控制指令；电源管理单元，用于根据所述第一供电控制指令，控制所述闪存进入工作模式，并向所述控制器发送读取许可指令；所述控制器，还用于根据所述读取许可指令，从所述闪存中读取所述目标数据，将所述目标数据发送给所述高速缓存，并向所述电源管理单元发送第二供电控制指令；所述电源管理单元，还用于根据所述第二供电控制指令，调整对所述闪存的供电电压以使所述闪存进入所述低功耗模式。4.根据权利要求3所述的芯片，其特征在于，所述电源管理单元，还用于根据所述第二供电控制指令，调整对所述闪存的供电电压以使所述闪存进入所述低功耗模式，包括：所述电源管理单元，还用于根据所述第二供电控制指令，对所述闪存进行断电，或者将所述闪存的电压调整到预设电压，所述预设电压低于所述闪存的正常工作电压。5.根据权利要求1所述的芯片，其特征在于，所述高速缓存、所述闪存和所述处理器集成在一个模块中。6.根据权利要求1所述的芯片，其特征在于，所述高速缓存和所述处理...

【专利技术属性】
技术研发人员：刘吉平，代丞，王翔，
申请(专利权)人：深圳市航顺芯片技术研发有限公司，
类型：发明
国别省市：