【技术实现步骤摘要】
本专利技术涉及。更为具体地，本专利技术涉及一种通过改变利用自顶向下(top-down)的设计方法而获得的电路布局结果来。
技术介绍
近些年来，大部分逻辑LSI(超大规模集成电路)通过使用自顶向下的设计方法来设计。自顶向下的设计方法一般包括功能设计过程、逻辑综合过程和自动布局过程。在功能设计过程中，设计者使用硬件描述语言(HDL)来功能性地描述要设计的电路。在逻辑综合过程中，将功能性描述的电路转换成门级电路数据。在自动布局过程中，设计者根据门级电路数据使用自动布局工具来获得布局结果(通过布置包含在电路中的单元、单元之间的布线等而获得的结果)。获得的布局结果经过时序(timing)验证过程、布局验证过程和其他验证过程。通过使用经过这些验证过程之后的布局结果来制造实际的器件。近来，电路集成度水平的提高和电路工作频率的增高已经增加了电路设计的复杂性。因此，很难快速完成从逻辑综合过程到自动布局过程的过程。由于该原因，按照着重于过程的快速完成而非电路尺寸或芯片尺寸的最优化的原则，已经研发出大量的设计工具，包括逻辑综合工具和自动布局工具。在这种设计工具中，高度重视快速获得对于...
【技术保护点】
一种用于改变半导体集成电路布局结果的设计方法，该方法包括步骤：检测布局结果中的布线的分支点，该布局结果包含有关单元类型的信息、有关单元布置的信息和有关单元之间布线的信息；在被检测的分支点之后的一条布线上的预定点处实际插入具有 预定量的负载；计算插入负载的经由分支点连接单元的每一路由的延迟量和没有插入负载的该路由的延迟量；根据每一路由的延迟量，确定要在其处插入负载分配缓冲器的插入点；如果负载缓冲器要插入在被确定的插入点，根据每一路由的时序限 制，计算位于该插入点之前的驱动单元的驱动能力；根据布局结果判...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：藤田光俊，近藤秀二，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。