半导体芯片结构以及薄膜上芯片封装结构制造技术

本实用新型专利技术提供一种半导体芯片结构以及薄膜上芯片封装结构，其中半导体芯片结构包括衬底、多个输出凸块组以及多个输入凸块组。衬底形成有驱动电路。所述多个输出凸块组各自包括多个输出凸块，其中所述多个输出凸块组中沿着所述衬底的纵向排列的相邻两输出凸块组所各自包括的输出凸块之间的数量差异小于或等于50。所述多个输入凸块组设置于所述多个输出凸块组中沿着所述衬底的横向排列的相邻两输出凸块组之间。出凸块组之间。出凸块组之间。

【技术实现步骤摘要】
半导体芯片结构以及薄膜上芯片封装结构


[0001]本技术涉及一种半导体芯片结构以及薄膜上芯片封装结构。

技术介绍

[0002]由于现今电子产品不断朝小型化、高速化以及高脚数等特性发展，集成电路(IC)的封装技术也朝此一方向不断演进，显示器上的驱动IC亦不例外。其中，薄膜上芯片封装工艺可以提供上述功能并且可用于软性电路板，适合使用于例如液晶显示器(Liquid Crystal Display,LCD)、有机发光二极管(Organic Light
‑
Emitting Diode,OLED)等的驱动芯片封装。
[0003]倒装芯片封装技术泛指将芯片翻转后，以主动表面朝下的方式通过金属导体与衬底进行接合。当应用于软性电路板等可挠性衬底时，其芯片可固定于薄膜上，仅靠金属导体与可挠性衬底电连接，因此称为薄膜上芯片封装(Chip On Film,COF)。
[0004]随着市场对显示器的分辨率要求越来越高，驱动芯片的接脚数目也随之增加，加上薄膜封装的制造工艺能力以及线路设计利用度、驱动芯片大小等考虑，现行的显示面板通常需使用两个驱动芯片封装于同一个薄膜上，且因两个驱动芯片之间的走线空间不足，驱动芯片上的输入/输出凸块需呈不对称的型式配置以腾出更多走线空间，然而，上述的特殊配置会使驱动芯片的共用性降低，且易导致应力分布不平均等问题。

技术实现思路

[0005]本技术的目的在于提供一种半导体芯片结构以及薄膜上芯片封装结构，其可提升驱动芯片的共用(兼容)性以及面积利用率，并可改善驱动芯片的应力分布不平均的问题。
[0006]为达上述目的，本技术的一种半导体芯片结构包括衬底、多个输出凸块组以及多个输入凸块组。衬底形成有驱动电路。所述多个输出凸块组各自包括多个输出凸块，其中所述多个输出凸块组所各自包括的输出凸块之间的数量差异小于或等于50。所述多个输入凸块组设置于所述多个输出凸块组中沿着所述衬底的横向排列的相邻两输出凸块组之间。
[0007]在本技术的实施例中，所述多个输出凸块组中沿着所述衬底的纵向排列的相邻两输出凸块组所各自包括的输出凸块之间的数量差异小于或等于50。
[0008]在本技术的实施例中，所述多个输出凸块组包括多个第一输出凸块组以及多个第二输出凸块组分别沿着所述衬底的横向彼此平行地排列。
[0009]在本技术的实施例中，所述多个第一输出凸块组所各自包括的输出凸块与所述多个第二输出凸块组所各自包括的输出凸块之间的数量差异小于或等于50。
[0010]在本技术的实施例中，所述多个输入凸块组分别设置于所述多个第一输出凸块组之间以及所述多个第二输出凸块组之间。
[0011]在本技术的实施例中，所述多个输出凸块组各自包括的输出凸块的数量介于
100个至300个之间。
[0012]在本技术的实施例中，所述多个输出凸块之间的间距小于或等于20微米。
[0013]本技术的一种薄膜上芯片封装结构包括如前所述的半导体芯片结构中的其中之一的半导体芯片结构以及薄膜基材。所述半导体芯片结构设置于所述薄膜基材的上表面上并电连接所述薄膜基材。
[0014]在本技术的实施例中，所述半导体芯片结构的数量为多个，且所述多个半导体芯片结构以并列的形式设置于所述薄膜基材上。
[0015]在本技术的实施例中，所述薄膜基材包括多个输出信号线，其分别连接所述多个输出凸块，其中所述多个输出信号线之间的间距介于18微米至25微米之间。
[0016]在本技术的实施例中，所述薄膜上芯片封装结构还包括散热膜片，还贴附于所述薄膜基材相对于所述上表面的下表面上。
[0017]在本技术的实施例中，所述散热膜片还贴附于所述主表面上，并覆盖所述半导体芯片结构。
[0018]在本技术的实施例中，所述散热膜片包括散热铝膜片或散热石墨膜片。
[0019]基于上述，本技术的优点在于，半导体芯片结构将各个输出凸块组中的任意相邻两输出凸块之间的间距缩小，因而使各个输出凸块组能呈对称配置，且各个输出凸块组中的输出凸块的数量可大致相似(各组的数量差异在50个以内)，因而可降低半导体芯片结构的应力分布不均的问题，并可提升半导体芯片结构的共用性以及面积利用率。并且，各个输出凸块组呈对称配置也可缩小半导体芯片结构的体积，进而可提升单位晶片中的半导体芯片结构的产出率。
[0020]本技术的优点还在于，将上述的半导体芯片结构设置于薄膜基材上以形成薄膜上芯片封装结构，如此，由于半导体芯片结构中相邻两输出凸块之间的间距缩小，缩减了半导体芯片结构的整体宽度，因而使薄膜基材上的多个半导体芯片结构之间的走线空间增加，提升薄膜上芯片封装结构的安全性与可靠度。
[0021]为让本技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
[0022]图1是本技术的一实施例的一种半导体芯片结构的底视示意图；
[0023]图2是本技术的一实施例的一种薄膜上芯片封装结构的上视示意图；
[0024]图3是本技术的一实施例的一种薄膜上芯片封装结构的剖面示意图；
[0025]图4是本技术的另一实施例的一种薄膜上芯片封装结构的剖面示意图。
具体实施方式
[0026]有关本技术的前述及其他
技术实现思路
、特点与功效，在以下配合参考附图的各实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附加附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本技术。并且，在下列各实施例中，相同或相似的组件将采用相同或相似的标号。
[0027]图1是依照本技术的一实施例的一种半导体芯片结构的底视示意图。请参照图1，在某些实施例中，半导体芯片结构100包括衬底110、多个输出凸块组120以及多个输入凸块组130。衬底110可为块状硅衬底，但亦可使用包含族III、族IV及族V元素的其他半导体材料。在其他实施例中，衬底110也可为绝缘体上硅衬底、绝缘体上锗衬底或其他可能的半导体衬底。在某些实施例中，衬底110可包含半导体组件，例如锗(Ge)，或诸如碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)及磷化铟(InP)的化合物半导体。
[0028]在某些实施例中，衬底110其中形成有驱动电路，其经配置而具有将电压施加至例如晶体管、电容器及/或二极管及类似者的半导体组件或电连接所述半导体组件的布线。在某些实施例中，半导体芯片结构100可包括各种类型。举例而言，在本实施例中，半导体芯片结构100可为显示器的驱动芯片，而驱动电路则可为产生用于驱动显示面板的驱动信号的电路。当然，本技术并不局限于此，驱动电路可包含根据半导体芯片结构的类型而执行功能的各种类型的电路。举例而言，在其他实施例中，半导体芯片结构也可为其他类型的芯片，例如内存芯片，则其本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体芯片结构，其特征在于，包括：衬底，其中形成有驱动电路；多个输出凸块组，所述多个输出凸块组各自包括多个输出凸块，其中所述多个输出凸块组所各自包括的输出凸块之间的数量差异小于或等于50；以及多个输入凸块组，设置于所述多个输出凸块组中沿着所述衬底的横向排列的相邻两输出凸块组之间。2.根据权利要求1所述的半导体芯片结构，其特征在于，所述多个输出凸块组中沿着所述衬底的纵向排列的相邻两输出凸块组所各自包括的输出凸块之间的数量差异小于或等于50。3.根据权利要求1所述的半导体芯片结构，其特征在于，所述多个输出凸块组包括多个第一输出凸块组以及多个第二输出凸块组分别沿着所述衬底的横向彼此平行地排列。4.根据权利要求3所述的半导体芯片结构，其特征在于，所述多个第一输出凸块组所各自包括的输出凸块与所述多个第二输出凸块组所各自包括的输出凸块之间的数量差异小于或等于50。5.根据权利要求3所述的半导体芯片结构，其特征在于，所述多个输入凸块组分别设置于所述多个第一输出凸块组之间以及所述多个第二输出凸块组之间。6.根据权利要求1所述的半导体芯片结构，其特征在于，所述多个输出凸块组各自包括的输出凸块的数...

【专利技术属性】
技术研发人员：黄巧伶，游腾瑞，曾德修，
申请(专利权)人：联咏科技股份有限公司，
类型：新型
国别省市：