镶嵌结构的位元线接触窗插塞的制作方法技术

一种镶嵌结构的位元线接触窗插塞的制作方法，包括下列步骤：　　　　提供一半导体基底，该基底表面上包含有一第一闸极导电结构以及一第二闸极导电结构，而该基底内包含有一源／汲区域，其中该源／汲区域位于该第一闸极导电结构以及该第二闸极导电结构的空隙内；　　　　形成一第一导电层于该第一闸极导电结构以及该第二闸极导电结构的空隙内，且与该源／汲区域形成电性连接；　　　　形成一具有平坦表面的层间介电层于该基底表面上，以覆盖该第一导电层、该第一闸极导电结构以及该第二闸极导电结构；　　　　形成一位元线接触窗于该层间介电层内，以曝露该第一导电层的顶面；以及　　　　形成一第二导电层于该位元线接触窗内，则该第一导电层以及该第二导电层是构成为一镶嵌结构的位元线接触窗插塞。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于一种接触窗插塞制程，特别有关于一种镶嵌(damascene)结构的位元线接触窗插塞的制作方法。
技术介绍
在半导体制程中，自我对准接触(self aligned contact，SAC)制程可以有效地定义并缩短相邻的多晶硅闸极的间距，以达到缩小芯片尺寸的目的，尤其是应用在内存产品的制作上，如渠沟式DRAM、堆栈式DRAM、FLASH内存。在SAC制程中，闸极的侧壁子结构可以定义两相邻的轻掺杂汲极(lightly doped drain，LDD)区域之间的最小距离，而且可以用来延长闸极边缘处的介电区域，进而改善源/汲极区的漏电(leakage)性质。如图1A至图1G所示，其显示习知SAC制程的剖面示意图。如图1A所示，以一P型硅基底10为例，其表面上覆盖有一闸极绝缘层12，复数个闸极结构14是形成于闸极绝缘层12表面上，以及复数个N-型离子扩散区16是分别形成于相邻闸极结构14的硅基底10表面上。其中，每一闸极结构14是由一多晶硅层18以及一氮化硅覆盖层20所堆栈构成。如图1B所示，在闸极结构14侧壁上形成一氮化硅(Si3N4)侧壁子22，然后利用闸极结构14与氮本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种镶嵌结构的位元线接触窗插塞的制作方法，包括下列步骤提供一半导体基底，该基底表面上包含有一第一闸极导电结构以及一第二闸极导电结构，而该基底内包含有一源/汲区域，其中该源/汲区域位于该第一闸极导电结构以及该第二闸极导电结构的空隙内；形成一第一导电层于该第一闸极导电结构以及该第二闸极导电结构的空隙内，且与该源/汲区域形成电性连接；形成一具有平坦表面的层间介电层于该基底表面上，以覆盖该第一导电层、该第一闸极导电结构以及该第二闸极导电结构；形成一位元线接触窗于该层间介电层内，以曝露该第一导电层的顶面；以及形成一第二导电层于该位元线接触窗内，则该第一导电层以及该第二导电层是构成为一镶嵌结构的位元线接触窗插塞。2.根据权利要求1所述的镶嵌结构的位元线接触窗插塞的制作方法，其中该第一导电层的制作方法包含有下列步骤形成一第一衬线层，以覆盖该第一闸极导电结构、该第二闸极导电结构以及该基底的表面；提供一第一光阻层，其包含有一相对应于该位元线接触窗图案的开口；去除该开口内的该第一衬线层，以暴露该第一闸极导电结构以及该第二闸极导电结构之间的源/汲区域；去除该第一光阻层；沉积该第一导电层于该基底表面上，以填满该第一闸极导电结构以及该第二闸极导电结构的间隙；进行化学机械研磨制程，以使该第一导电层的表面高度切齐或略高于该第一、第二闸极导电结构的顶面的第一衬线层表面；提供一第二光阻层，其相对应于该位元线接触窗图案；以及去除该第二光阻层以外的该第一导电层，则该第一导电层残留于该第一闸极导电结构以及该第二闸极导电结构的空隙内，且与该源/汲区域形成电性连接。3.根据权利要求2所述的镶嵌结构的位元线接触窗插塞的制作方法，其中该第一导电层的制作方法另包含有下列步骤去除该第二光阻层；以及进行一湿蚀刻制程，以去除该基底表面的高分子残留物。4.根据权利要求2所述的镶嵌结构的位元线接触窗插塞的制作方法，其中该第一衬线层的材质为SiN或SiON。5.根据权利要求2所述的镶嵌结构的位元线接触窗插塞的制作方法，其中该第一衬线层的厚度为100-120。6.根据权利要求1所述的镶嵌结构的位元线接触窗插塞的制作方法，其中该位元线接触窗的制作方法包含有下列步骤形成一第二衬线层于该基底的表面上；形成一第一层间介电层于该基底表面上，以覆盖该第二衬线层；进行化学机械研磨制程，以使该第一层间介电层的表面高度切齐于该第二衬线层的表面；形成一第二层间介电层，以覆盖该第一层间介电层以及该第二衬线层的表面；提供一第三光阻层，其包含有一相对应于该位元线接触窗图案的开口；以及去除该开口内的第二层间介电层以及该第二衬线层，以暴露该第一导电层的顶面。7.根据权利要求6所述的镶嵌结构的位元线接触窗插塞的制作方法，其中于形成该第二衬线层之前，是先去除该第一衬线层，则该第二衬线层覆盖该第一导电层、该第一闸极导电结构以及该第二闸极导电层结构的表面。8.根据权利要求6所述的镶嵌结构的位元线接触窗插塞的制作方法，其中该第二衬线层是形成于该第一导电层的顶面上，则该第一、第二衬线层的组合是覆盖该第一导电层、该第一闸极导电结构以及该第二闸极导电结构的表面。9.根据权利要求6所述的镶嵌结构的位元线接触窗插塞的制作方法，其中该第二衬线层的材质为SiN。10.根据权利要求6所述的镶嵌结构的位元线接触窗插塞的制作方法，其中该第二衬线层的厚度为100-120。11.根据权利要求6所述的镶嵌结构的位元线接触窗插塞的制作方法，其中该第一层间介电层的材质为BPSG。12.根据权利要求6所述的镶嵌结构的位元线接触窗插塞的制作方法，其中该第一层间介电层的厚度为3500-3000。13.根据权利要求6所述的镶嵌结构的位元线接触窗插塞的制作方法，其中该第二层间介电层的材质为TEOS氧化硅。14.根据权利要求6所述的镶嵌结构的位元线接触窗插塞的制作方法，其中该第二层间介电层的厚度为3000-2500。15.根据权利要求1所述的镶嵌结构的位元线接触窗插塞的制作方法，其中该第二导电层的材质为钨金属、多晶硅或其它导电材质。16.一种镶嵌结构的位元线接触窗插塞的制作方法，包括下列步骤提供一半导体基底，其表面上设有依序相邻的一第一闸极导电结构、一第二闸极导电结构、一第三闸极导电结构以及一第四闸极导电结构，其中该第二闸极导电结构与该第三闸极导电结构是位于一有效区域内；形成一第一导电层，以填满该第二闸极导电结构以及该第三闸极导电结构的空隙；形成一衬线层于该基底表面上，以覆盖该第一、第二、第三、第四闸极导电结构以及该第一导电层的表面；形成一第一层间介电层于该衬线层表面上，以填满该第一、第二闸极导电结构的间隙以及该第三、第四闸极导电结构的间隙；形成一第二层间介电层于该...

【专利技术属性】
技术研发人员：陈逸男，林正平，林智清，毛惠民，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：