一种即插即用片上测试向量生成电路及方法技术

本发明专利技术涉及大规模集成电路技术领域，特别是一种即插即用片上测试向量生成电路及方法。该方法和电路核心是一个非侵入式的片上测试向量生成电路。该测试向量生成电路由两个主要部分和冷冻控制电路构成，两个主要部分是：１）译码器。该译码器根据从测试设备装载的内容，产生选择修正信号对线性反馈移位寄存器中的值进行修正，使得线性反馈移位寄存器能够产生期望的测试向量。２）单值可控线性反馈移位寄存器。用于根据修正的种子，自动产生测试向量。冷冻控制电路提供了多值修正和变长窗口向量自动生成机制，使得测试向量生成过程具备了灵活性。由于测试向量产生电路可以产生确定性测试向量，保证了故障覆盖率。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及大规模集成电路
，特别是。还涉及在系统级芯片中的结构性测试技术中，一种能够在限定少量扫描输入的情况下，通过片上测试向量生成电路，使得能够设计大量的扫描链，降低测试时间的方法。
技术介绍
在大规模集成电路测试中，结构性测试技术已经被广泛接受。扫描测试和存储器内建自测试已经被纳入一般的ASIC(专用集成电路)设计流程中。随着工艺的发展，特别伴随着系统级芯片的发展，芯片功能越来越复杂，单个芯片上集成的逻辑单元(比如微处理器，存储器，DSPs，I/O控制器)也越来越多，这就给测试带来了很多新的挑战。这些挑战主要包含1)测试设备的频率跟不上芯片工作频率的提高，使得真速测试变的越来越困难。2)测试时间过长，导致测试成本大幅增加。3)测试设备内存容量不足4)芯片可用作全扫描设计的测试引脚不足。在基于扫描的可测性设计中，原电路中的寄存器将被划分成若干个不同的部分，每个部分中的寄存器串连起来成为一条扫描链。每一条扫描链对应有一个输入脚，一个输出脚。在经典的全扫描设计架构中，每一条扫描链的输入对应于一个芯片的原始输入脚，每一个输出对应于芯片的原始输出脚。测试激励向量通过自动测试设本文档来自技高网...

【技术保护点】
一种即插即用片上测试向量生成电路，该电路是基于线性反馈移位寄存器，其特征在于，使用一个译码器控制线性反馈移位寄存器产生目标确定性测试向量。

【技术特征摘要】
1.一种即插即用片上测试向量生成电路，该电路是基于线性反馈移位寄存器，其特征在于，使用一个译码器控制线性反馈移位寄存器产生目标确定性测试向量。2.根据权利要求1所述的测试向量生成电路，其特征在于，建立了从测试设备装载的数据和扫描链的输入数据之间的逻辑映射关系，测试向量生成电路能够产生与预先确定的确定性测试向量相匹配的测试向量。3.根据权利要求2所述的测试向量生成电路，其特征在于，预先确定的确定性测试向量是由自动测试图形生成工具生成的，自动测试图形生成工具保证了确定性测试向量的覆盖率。4.根据权利要求1或2所述的测试向量生成电路，其特征在于，该电路由两个主要组成部分和一个冷冻控制电路构成，为了描述结构方便，定义测试向量生成电路有M个输入，N个输出，测试向量生成电路的两个主要组成部分为a)一个M输入，N输出的译码电路，M输入连接芯片M个输入管脚，N个输出连接b)中描述的单值可控线性反馈移位寄存器中的N个异或门；b)N阶单值可控线性反馈移位寄存器，对于N阶单值可控线性反馈移位寄存器，该电路由N个寄存器和若干个异或门构成，这些异或门可分成两组，第一组有N个异或门，N个异或门独立地插入在N个寄存器之间，第二组异或门用于构造线性反馈寄存器的反馈电路；测试向量生成电路中的冷冻控制电路由一个单独的与门构成，该与门有两个输入，一个是测试时钟，该时钟驱动单值可控线性反馈移位寄存器和扫描链，另一个信号是冷冻使能信号，当该信...

【专利技术属性】
技术研发人员：韩银和，李晓维，
申请(专利权)人：中国科学院计算技术研究所，
类型：发明
国别省市：11[中国|北京]