半导体集成电路以及信号发送接收系统技术方案

本发明专利技术涉及半导体集成电路以及信号发送接收系统。内置在信号发送用或接收用的半导体集成电路中的终端电阻，由频率特性良好的多晶硅电阻元件（１）与Ｐ型ＭＯＳ晶体管（２）的并联电路构成。多晶硅电阻元件（１）的电阻值设定为与连接的传送路的特性阻抗基本一致的电阻值。Ｐ型ＭＯＳ晶体管（２）的栅极电压由栅极偏置电压调整电路（３）控制，可变地对Ｐ型ＭＯＳ晶体管（２）的电阻值进行调整。多晶硅电阻元件（１）的电阻值的制造参差不齐的变动，被所述Ｐ型ＭＯＳ晶体管（２）的电阻值的可变调整所吸收，将多晶硅电阻元件（１）与Ｐ型ＭＯＳ晶体管（２）的合成电阻高精度地调整为所述传送路的特性阻抗。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及信号发送用或信号接收用的半导体集成电路，尤其涉及在信号传送路的发送端、接收端配置终端电阻情况的结构。
技术介绍
以往，在信号的发送接收系统中，当在传送路上连接发送侧与接收侧时，在该传送路的信号发送端、接收端连接终端电阻，将其电阻值设定为对应传送路的特性阻抗的值，并采取对策以降低信号发送端、接收端上的反射。最近，伴随信号的高速传送，希望更加精确地设定信号的发送端、接收端的终端电阻的电阻值，并进一步降低信号的反射。但是，所述以往的终端电阻，是配置在传送路的信号发送端、接收端的，从信号发送电路开始到信号发送侧终端电阻的配置位置为止，以及从信号接收侧终端电阻的配置位置开始到信号接收电路为止，实际上存在某种程度的距离的传送路径，因此，发送信号从发送电路到信号发送侧终端电阻的位置为止进行发送期间，从信号接收侧终端电阻的位置开始到在接收电路上的接收为止的期间存在寄生电容，具有在接收电路上的波形质量降低的问题。而且，终端电阻被外置地配置在传送路的发送端、接收端的构成，也存在制造成本高的缺点。因此，以往，比如在非专利文献1中，具备在半导体LSI的内部内置终端电阻的内置型终端电阻。该内本文档来自技高网...

【技术保护点】
一种半导体集成电路，是通过传送路发送信号或接收信号的半导体集成电路，其特征在于：在内部内置所述传送路的发送侧或接收侧的终端电阻，所述终端电阻具备第一电阻元件以及连接于该第一电阻元件的第二电阻元件，所述第一电阻元件由在 半导体基板上形成的电阻元件构成，所述在半导体基板上形成的电阻元件的电阻值设定为与所述传送路的特性阻抗基本相等的电阻值，所述第二电阻元件由晶体管构成，在所述晶体管的控制端子上，连接调整该控制端子的偏置电压的偏置电压调整电路，　 　通过所述偏置电压调整电路调整所述晶体管的电阻值，并将所述第一以及第二电阻元件的...

【技术特征摘要】
JP 2003-7-30 2003-2822721.一种半导体集成电路，是通过传送路发送信号或接收信号的半导体集成电路，其特征在于在内部内置所述传送路的发送侧或接收侧的终端电阻，所述终端电阻具备第一电阻元件以及连接于该第一电阻元件的第二电阻元件，所述第一电阻元件由在半导体基板上形成的电阻元件构成，所述在半导体基板上形成的电阻元件的电阻值设定为与所述传送路的特性阻抗基本相等的电阻值，所述第二电阻元件由晶体管构成，在所述晶体管的控制端子上，连接调整该控制端子的偏置电压的偏置电压调整电路，通过所述偏置电压调整电路调整所述晶体管的电阻值，并将所述第一以及第二电阻元件的合成电阻值调整为所述特性阻抗。2.如权利要求1所述的半导体集成电路，其特征在于所述在半导体基板上形成的电阻元件与所述晶体管并联连接。3.如权利要求2所述的半导体集成电路，其特征在于所述在半导体基板上形成的电阻元件的电阻值的参差不齐下限值设定为所述第一及第二电阻元件的合成电阻值的期望值的参差不齐下限值以上的电阻值。4.如权利要求1所述的半导体集成电路，其特征在于所述在半导体基板上形成的电阻元件与所述晶体管串联连接。5.如权利要求4所述的半导体集成电路，其特征在于所述在半导体基板上形成的电阻元件的电阻值设定得比所述晶体管的电阻值更大。6.如权利要求1所述的半导体集成电路，其特征在于所述在半导体基板上形成的电阻元件具有第一以及第二部分电阻元件，构成所述第一部分电阻元件与所述晶体管串联连接的串联电路，所述第二部分电阻元件并联连接到所述串...

【专利技术属性】
技术研发人员：平田贵士，岩田彻，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]