移位寄存器单元、驱动方法及显示装置制造方法及图纸

本公开公开了移位寄存器单元、驱动方法及显示装置，通过设置触控调节电路可以响应于触控调节端的信号，调节上拉节点的信号。这样在触控阶段到来时，可以通过触控调节电路的作用，保持上拉节点的信号稳定。并且，在显示阶段，触控调节电路可以不影响上拉节点的信号。并且，在显示阶段，可以根据输入电路、复位电路、控制电路、级联输出电路以及驱动输出电路的相互配合，使驱动信号输出端和级联信号输出端可以稳定的输出信号，从而可以使移位功能向下传递，改善显示不良的情况。改善显示不良的情况。改善显示不良的情况。

【技术实现步骤摘要】
移位寄存器单元、驱动方法及显示装置


[0001]本公开涉及显示
，特别涉及移位寄存器单元、驱动方法及显示装置。

技术介绍

[0002]随着显示技术的飞速发展，显示装置越来越向着高集成度和低成本的方向发展。其中，GOA(Gate Driver on Array，阵列基板行驱动)技术将TFT(Thin Film Transistor，薄膜晶体管)移位寄存器集成在显示装置的阵列基板上以形成对显示装置的扫描驱动。其中，移位寄存器通常由多个级联的移位寄存器单元构成。然而，移位寄存器单元输出不稳定，会导致显示异常。

技术实现思路

[0003]本公开实施例提供了移位寄存器单元、驱动方法及显示装置，用以提高移位寄存器单元的输出稳定性。
[0004]本公开实施例提供移位寄存器单元，包括：
[0005]输入电路，被配置为响应于输入信号端的信号，将所述第一输入信号端的信号，提供给上拉节点；
[0006]复位电路，被配置为响应于复位信号端的信号，将第一参考信号端的信号，提供给所述上拉节点；
[0007]控制电路，被配置为控制所述上拉节点和下拉节点的信号的电平相反；
[0008]触控调节电路，被配置为响应于触控调节端的信号，调节所述上拉节点的信号；
[0009]级联输出电路，被配置为根据所述上拉节点和所述下拉节点的信号，使级联信号输出端输出信号；
[0010]驱动输出电路，被配置为根据所述上拉节点和所述下拉节点的信号，使驱动信号输出端输出信号。
[0011]在一些示例中，所述下拉节点包括：M个下拉子节点；
[0012]所述控制电路包括：与所述M个下拉子节点一一对应的M个控制子电路；其中，所述M个控制子电路中的第m个控制子电路对应所述M个下拉子节点中的第m个下拉子节点；并且，所述第m个控制子电路对应第m个选择控制信号端；M为整数且M≥1，m为整数且1≤m≤M；
[0013]所述第m个控制子电路被配置为控制所述第m个下拉子节点和所述上拉节点的信号的电平相反；
[0014]所述级联输出电路被配置为在所述上拉节点的信号的控制下，将时钟信号端的信号提供给所述级联信号输出端，以及，在所述M个下拉子节点的信号的控制下，将第一参考信号端的信号提供给所述级联信号输出端；
[0015]所述驱动输出电路被配置为在所述上拉节点的信号的控制下，将所述时钟信号端的信号提供给所述驱动信号输出端，以及，在所述M个下拉子节点的信号的控制下，将第二参考信号端的信号提供给所述驱动信号输出端。
[0016]在一些示例中，所述触控调节电路包括：第一晶体管、第二晶体管、第三晶体管以及第一电容；其中，
[0017]所述第一晶体管的栅极与所述触控调节端电连接，所述第一晶体管的第一极与所述第一参考信号端电连接，所述第一晶体管的第二极与所述第三晶体管的栅极电连接；
[0018]所述第二晶体管的栅极与所述输入信号端电连接，所述第二晶体管的第一极与调节参考端电连接，所述第二晶体管的第二极与所述第三晶体管的栅极电连接；
[0019]所述第三晶体管的第一极与所述调节参考端电连接，所述第三晶体管的第二极与所述上拉节点电连接；
[0020]所述第一电容的第一端与所述第三节点电连接，所述第一电容的第二端与固定电源端电连接。
[0021]在一些示例中，所述第m个控制子电路包括：第m个第四晶体管、第m个第五晶体管以及第m个第六晶体管；
[0022]所述第m个第四晶体管的控制端与第一端均与所述第m个选择控制信号端电连接，所述第m个第四晶体管的第二端与所述第m个下拉子节点电连接；
[0023]所述第m个第五晶体管的控制端与所述第m个下拉子节点电连接，所述第m个第五晶体管的第一端与所述第一参考信号端电连接，所述第m个第五晶体管的第二端与所述上拉节点电连接；
[0024]所述第m个第六晶体管的控制端与所述上拉节点电连接，所述第m个第六晶体管的第一端与所述第一参考信号端电连接，所述第m个第六晶体管的第二端与所述第m个下拉子节点电连接。
[0025]在一些示例中，所述级联输出电路包括：第七晶体管以及M个第八晶体管；其中，所述M个第八晶体管中的第m个第八晶体管对应所述第m个下拉子节点；所述第七晶体管的控制端与所述上拉节点电连接，所述第七晶体管的第一端与时钟信号端电连接，所述第七晶体管的第二端与所述级联信号输出端电连接；所述第m个第八晶体管的控制端与所述第m个下拉子节点电连接，所述第m个第八晶体管的第一端与所述第一参考信号端电连接，所述第m个第八晶体管的第二端与所述级联信号输出端电连接。
[0026]在一些示例中，所述驱动输出电路包括：第九晶体管、第二电容以及M个第十晶体管；其中，所述M个第十晶体管的第m个第十晶体管对应所述第m个下拉子节点；所述第九晶体管的控制端与所述上拉节点电连接，所述第九晶体管的第一端与时钟信号端电连接，所述第九晶体管的第二端与所述驱动信号输出端电连接；所述第二电容的第一端与所述上拉节点电连接，第二电容的第二端与所述驱动信号输出端电连接；所述第m个第十晶体管的控制端与所述第m个下拉子节点电连接，所述第m个第十晶体管的第一端与第二参考信号端电连接，所述第m个第十晶体管的第二端与所述驱动信号输出端电连接。
[0027]在一些示例中，所述输入电路包括：第十一晶体管；其中，所述第十一晶体管的控制端与其第一端均与所述输入信号端电连接，所述第十一晶体管的第二端与所述上拉节点电连接；和/或，
[0028]所述复位电路包括：第十二晶体管；其中，所述第十二晶体管的控制端与所述复位信号端电连接，所述第十二晶体管的第二端与所述第一参考信号端电连接，所述第十二晶体管的第二端与所述上拉节点电连接。
[0029]在一些示例中，所述移位寄存器单元还包括：第十三晶体管；其中，所述第十三晶体管的控制端与所述复位信号端电连接，所述第十三晶体管的第二端与第二参考信号端电连接，所述第十三晶体管的第二端与所述驱动信号输出端电连接。
[0030]和/或，所述移位寄存器单元还包括：第十四晶体管；其中，所述第十四晶体管的控制端与初始复位信号端电连接，所述第十四晶体管的第一端与所述第一参考信号端电连接，所述第十四晶体管与所述上拉节点电连接。
[0031]本公开实施例提供了显示装置，包括上述的移位寄存器单元。
[0032]本公开实施例提供了移位寄存器单元的驱动方法，包括：
[0033]输入阶段，输入电路响应于输入信号端的信号，将所述第一输入信号端的信号，提供给上拉节点；控制电路控制所述上拉节点和下拉节点的信号的电平相反；级联输出电路根据所述上拉节点的信号，使级联信号输出端输出信号；驱动输出电路根据所述上拉节点的信号，使驱动信号输出端输出信号；
[0034]触控阶段，触控调节电路响应于触控调节端的信号，调节所述上拉节点的信号；控制电路控制所述上拉节点和下拉节点的信号的电平相反；级联输出电路根据所述上拉节点的信号，使级联信号输本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：输入电路，被配置为响应于输入信号端的信号，将所述第一输入信号端的信号，提供给上拉节点；复位电路，被配置为响应于复位信号端的信号，将第一参考信号端的信号，提供给所述上拉节点；控制电路，被配置为控制所述上拉节点和下拉节点的信号的电平相反；触控调节电路，被配置为响应于触控调节端的信号，调节所述上拉节点的信号；级联输出电路，被配置为根据所述上拉节点和所述下拉节点的信号，使级联信号输出端输出信号；驱动输出电路，被配置为根据所述上拉节点和所述下拉节点的信号，使驱动信号输出端输出信号。2.如权利要求1所述的移位寄存器单元，其特征在于，所述下拉节点包括：M个下拉子节点；所述控制电路包括：与所述M个下拉子节点一一对应的M个控制子电路；其中，所述M个控制子电路中的第m个控制子电路对应所述M个下拉子节点中的第m个下拉子节点；并且，所述第m个控制子电路对应第m个选择控制信号端；M为整数且M≥1，m为整数且1≤m≤M；所述第m个控制子电路被配置为控制所述第m个下拉子节点和所述上拉节点的信号的电平相反；所述级联输出电路被配置为在所述上拉节点的信号的控制下，将时钟信号端的信号提供给所述级联信号输出端，以及，在所述M个下拉子节点的信号的控制下，将第一参考信号端的信号提供给所述级联信号输出端；所述驱动输出电路被配置为在所述上拉节点的信号的控制下，将所述时钟信号端的信号提供给所述驱动信号输出端，以及，在所述M个下拉子节点的信号的控制下，将第二参考信号端的信号提供给所述驱动信号输出端。3.如权利要求2所述的移位寄存器单元，其特征在于，所述触控调节电路包括：第一晶体管、第二晶体管、第三晶体管以及第一电容；其中，所述第一晶体管的栅极与所述触控调节端电连接，所述第一晶体管的第一极与所述第一参考信号端电连接，所述第一晶体管的第二极与所述第三晶体管的栅极电连接；所述第二晶体管的栅极与所述输入信号端电连接，所述第二晶体管的第一极与调节参考端电连接，所述第二晶体管的第二极与所述第三晶体管的栅极电连接；所述第三晶体管的第一极与所述调节参考端电连接，所述第三晶体管的第二极与所述上拉节点电连接；所述第一电容的第一端与所述第三节点电连接，所述第一电容的第二端与固定电源端电连接。4.如权利要求3所述的移位寄存器单元，其特征在于，所述第m个控制子电路包括：第m个第四晶体管、第m个第五晶体管以及第m个第六晶体管；所述第m个第四晶体管的控制端与第一端均与所述第m个选择控制信号端电连接，所述第m个第四晶体管的第二端与所述第m个下拉子节点电连接；所述第m个第五晶体管的控制端与所述第m个下拉子节点电连接，所述第m个第五晶体
管的第一端与所述第一参考信号端电连接，所述第m个第五晶体管的第二端与所述上拉节点电连接；所述第m个第六晶体管的控制端与所述上拉节点电连接，所述第m个第六晶体管的第一端与所述第一参考信号端电连接，所述第m个第六晶体管的第二端与所述第m个下拉子节点电连接。5.如权利要求4所述的移位寄存器单元，其特征在于，所述级联输出电路包括：第七晶体管以及M个第八晶体管；其中，所述M个第八晶体管中的第m个第八晶体管对应所述第m个下拉子节点；所述第七晶体管的控制端与所述上拉节点电连接，所述第七晶体管的第一端与时钟信号端电连接，所述第七晶体管的第二端与所述级联信号输出端电连...

【专利技术属性】
技术研发人员：张舜航，李昌峰，林允植，刘立伟，王洪润，张慧，李卓，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：