栅驱动器和包括该栅驱动器的显示装置制造方法及图纸

本发明专利技术涉及栅驱动器和包括该栅驱动器的显示装置。该栅驱动器包括第一级和第二级。第一级和第二级中的每一个包括输出电路、第一输入端子、第二输入端子、第三输入端子、第一输出端子以及第二输出端子，输出电路基于第一节点的电压和第二节点的电压而输出扫描信号、进位信号和反相进位信号。第一级进一步包括：第一输入电路，第一输入电路基于起始脉冲和被供应到第二输入端子的信号而控制第一级的第一节点的电压和第一级的第二节点的电压。第二级进一步包括：第二输入电路，第二输入电路基于第一进位信号和第一反相进位信号以及被供应到第二输入端子的信号而控制第二级的第一节点的电压和第二级的第二节点的电压。第二级从属地连接到第一级。地连接到第一级。地连接到第一级。

【技术实现步骤摘要】
栅驱动器和包括该栅驱动器的显示装置
[0001]本申请要求2020年7月24日提交的韩国专利申请第10
‑
2020
‑
0092561号的优先权以及所有权益，其内容通过引用整体并入本文。


[0002]本公开涉及一种显示装置，并且更具体地，涉及一种栅驱动器和包括该栅驱动器的显示装置。

技术介绍

[0003]显示装置通常包括用于将数据信号供应到数据线的数据驱动器、用于将扫描信号供应到扫描线的扫描驱动器、用于将发射控制信号供应到发射控制线的发射驱动器以及连接到数据线、扫描线和发射控制线的像素。
[0004]扫描驱动器和发射驱动器可以包括产生扫描信号和发射控制信号的级。级可以包括多个晶体管和电容器，并且可以产生其中输入信号基于多个时钟信号而被偏移的输出信号。

技术实现思路

[0005]在显示装置的扫描驱动器和发射驱动器的级中，当停止产生输出信号时，例如，当输出信号(栅信号、扫描信号或发射控制信号)以低电平输出时，级内的电容器可能由被供应到级的时钟信号重复地充电/放电，并且因此，由电容器产生的电流可能影响时钟信号的瞬变时间和波形。
[0006]本公开的实施例提供了一种栅驱动器，包括使用起始脉冲输出反相进位信号的第一级以及基于进位信号和反相进位信号而输出栅信号的第二级。
[0007]本公开的另一实施例提供了一种包括该栅驱动器的显示装置。
[0008]在本公开的实施例中，一种栅驱动器，包括：第一级和第二级。在这种实施例中，第一级和第二级中的每一个包括输出电路、第一输入端子、第二输入端子、第三输入端子，第一输出端子以及第二输出端子，输出电路基于第一节点的电压和第二节点的电压而输出扫描信号、进位信号和反相进位信号，扫描信号和进位信号从第一输出端子输出，反相进位信号从第二输出端子输出。在这种实施例中，第一级进一步包括：第一输入电路，第一输入电路基于起始脉冲和被供应到第一级的第二输入端子的信号而控制第一级的第一节点的电压和第一级的第二节点的电压。在这种实施例中，第二级进一步包括：第二输入电路，第二输入电路基于从第一级的输出电路供应的第一进位信号和第一反相进位信号以及被供应到第二级的第二输入端子的信号而控制第二级的第一节点的电压和第二级的第二节点的电压。在这种实施例中，第二级从属地连接到第一级。
[0009]根据实施例，第一输入电路可以包括：第一输入晶体管，连接在第一级的被供应有起始脉冲的第一输入端子和第一级的第一节点之间，并且包括连接到第一级的第二输入端子的栅电极；第二输入晶体管，连接在第一级的第二输入端子和第一级的第二节点之间，并
且具有连接到第一级的第一节点的栅电极；以及第三输入晶体管，连接在第一电源和第一级的第二节点之间，并且包括连接到第一级的第二输入端子的栅电极。
[0010]根据实施例，第二输入电路可以包括：第一晶体管，连接在第二级的被供应有第一进位信号的第一输入端子和第二级的第一节点之间，并且包括连接到第二级的第二输入端子的栅电极；以及第二晶体管，连接在第二级的被供应有第一反相进位信号的附加输入端子和第二级的第二节点之间，并且包括连接到第二级的第二输入端子的栅电极。
[0011]根据实施例，第一级和第二级中的每一个可以进一步包括：控制电路，控制电路基于被供应到第三输入端子的信号而控制第三节点的低电平电压；以及稳定电路，电连接在第一输入电路或第二输入电路与包括第四节点的输出电路之间，其中，稳定电路可以限制第一节点的压降量和第二节点的压降量。
[0012]根据实施例，输出电路可以包括：第四晶体管，连接在第一电源和第一输出端子之间，并且包括连接到第三节点的栅电极；第五晶体管，连接在第二电源和第一输出端子之间，并且包括连接到第四节点的栅电极；第六晶体管，连接在第四节点和第五节点之间，并且包括连接到第三输入端子的栅电极；第七晶体管，连接在第五节点和第三输入端子之间，并且包括连接到第六节点的栅电极；第八晶体管，连接在第二电源和第四节点之间，并且包括连接到第一节点的栅电极；第一电容器，连接在第五节点和第六节点之间，以及第二电容器，连接在第二电源和第四节点之间。
[0013]根据实施例，第二输出端子可以连接到第五节点。
[0014]根据实施例，第二输出端子可以连接到第四节点。
[0015]根据实施例，稳定电路可以包括：第十晶体管，连接在第一节点和第三节点之间，并且包括接收第一电源的电压的栅电极；以及第十一晶体管，连接在第二节点和第六节点之间，并且包括接收第一电源的电压的栅电极。
[0016]根据实施例，控制电路可以包括：第九晶体管，包括连接到第三输入端子的第一电极和连接到第三节点的栅电极；以及第三电容器，连接在第九晶体管的第二电极和第九晶体管的栅电极之间。
[0017]根据实施例，第一级和第二级中的每一个可以进一步包括：初始化电路，该初始化电路在初始化时段期间将第二电源的电压供应到第一节点。
[0018]根据实施例，第二级的初始化电路可以包括：第十二晶体管，连接在第二电源和第一节点之间，并且包括接收复位信号的栅电极。
[0019]根据实施例，第二级的初始化电路可以进一步包括：第十三晶体管，连接在第四节点和被供应有复位信号的第四输入端子之间，并且包括连接到第四输入端子或第一电源的栅电极。
[0020]根据实施例，第一级的初始化电路可以包括：第十二晶体管，连接在第二电源和第一节点之间，并且包括接收复位信号的栅电极。
[0021]根据实施例，第一级的初始化电路可以进一步包括：第十三晶体管，连接在第十二晶体管和第二电源之间，并且包括连接到第三输入端子的栅电极。
[0022]根据实施例，第二级的初始化电路可以包括：串联连接在第二电源和第一节点之间的第十二晶体管和第十三晶体管，以及串联连接在第一电源和第四节点之间的第十四晶体管和第十五晶体管。在这种实施例中，第十二晶体管的栅电极可以连接到第二输入端子
和第三输入端子中的一个，并且第十三晶体管的栅电极可以连接到第二输入端子和第三输入端子中的另一个。在这种实施例中，第十四晶体管的栅电极可以连接到第二输入端子和第三输入端子中的一个，并且第十五晶体管的栅电极可以连接到第二输入端子和第三输入端子中的另一个。
[0023]根据实施例，第一级和第二级可以在初始化时段期间同时输出具有高电平的扫描信号，第一级的第二输入端子和第二级的第三输入端子可以接收第一时钟信号，并且第一级的第三输入端子和第二级的第二输入端子可以接收第二时钟信号。
[0024]根据实施例，控制电路可以进一步包括：第十六晶体管，连接在第二电源和第九晶体管的第二电极之间，并且包括连接到第二节点的栅电极。
[0025]根据实施例，控制电路可以进一步包括：串联连接在第一输入端子和第九晶体管的栅电极之间的第十六晶体管和第十七晶体管，以及第十八晶体管，连接在第九晶体管的栅电极和第三节点之间，并且包括连接到第九晶体管的栅电极的栅电极。
[0026]根据实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种栅驱动器，包括：第一级和第二级，其中，所述第一级和所述第二级中的每一个包括输出电路、第一输入端子、第二输入端子、第三输入端子、第一输出端子以及第二输出端子，所述输出电路基于第一节点的电压和第二节点的电压而输出扫描信号、进位信号和反相进位信号，所述扫描信号和所述进位信号从所述第一输出端子输出，所述反相进位信号从所述第二输出端子输出，其中，所述第一级进一步包括：第一输入电路，所述第一输入电路基于起始脉冲和被供应到所述第一级的所述第二输入端子的信号而控制所述第一级的所述第一节点的所述电压和所述第一级的所述第二节点的所述电压，其中，所述第二级进一步包括：第二输入电路，所述第二输入电路基于从所述第一级的所述输出电路供应的第一进位信号和第一反相进位信号以及被供应到所述第二级的所述第二输入端子的信号而控制所述第二级的所述第一节点的所述电压和所述第二级的所述第二节点的所述电压，并且其中，所述第二级从属地连接到所述第一级。2.根据权利要求1所述的栅驱动器，其中，所述第一输入电路包括：第一输入晶体管，连接在所述第一级的被供应有所述起始脉冲的所述第一输入端子和所述第一级的所述第一节点之间，并且包括连接到所述第一级的所述第二输入端子的栅电极；第二输入晶体管，连接在所述第一级的所述第二输入端子和所述第一级的所述第二节点之间，并且包括连接到所述第一级的所述第一节点的栅电极；以及第三输入晶体管，连接在第一电源和所述第一级的所述第二节点之间，并且包括连接到所述第一级的所述第二输入端子的栅电极。3.根据权利要求2所述的栅驱动器，其中，所述第二输入电路包括：第一晶体管，连接在所述第二级的被供应有所述第一进位信号的所述第一输入端子和所述第二级的所述第一节点之间，并且包括连接到所述第二级的所述第二输入端子的栅电极；以及第二晶体管，连接在所述第二级的被供应有所述第一反相进位信号的附加输入端子和所述第二级的所述第二节点之间，并且包括连接到所述第二级的所述第二输入端子的栅电极。4.根据权利要求1至3中任一项所述的栅驱动器，其中，所述第一级和所述第二级中的每一个进一步包括：控制电路，所述控制电路基于被供应到所述第三输入端子的信号而控制第三节点的低电平电压；以及稳定电路，电连接在所述第一输入电路或所述第二输入电路与包括第四节点的所述输出电路之间，其中，所述稳定电路限制所述第一节点的压降量和所述第二节点的压降量。5.根据权利要求4所述的栅驱动器，其中，所述输出电路包括：第四晶体管，连接在第一电源和所述第一输出端子之间，并且包括连接到所述第三节点的栅电极；
第五晶体管，连接在第二电源和所述第一输出端子之间，并且包括连接到所述第四节点的栅电极；第六晶体管，连接在所述第四节点和第五节点之间，并且包括连接到所述第三输入端子的栅电极；第七晶体管，连接在所述第五节点和所述第三输入端子之间，并且包括连接到第六节点的栅电极；第八晶体管，连接在所述第二电源和所述第四节点之间，并且包括连接到所述第一节点的栅电极；第一电容器，连接在所述第五节点和所述第六节点之间；以及第二电容器，连接在所述第二电源和所述第四节点之间。6.根据权利要求5所述的栅驱动器，其中，所述第二输出端子连接到所述第五节点。7.根据权利要求5所述的栅驱动器，其中，所述第二输出端子连接到所述第四节点。8.根据权利要求5所述的栅驱动器，其中，所述稳定电路包括：第十晶体管，连接在所述第一节点和所述第三节点之间，并且包括接收所述第一电源的电压的栅电极；以及第十一晶体管，连接在所述第二节点和所述第六节点之间，并且包括接收所述第一电源的所述电压的栅电极。9.根据权利要求4所述的栅驱动器，其中，所述控制电路包括：第九晶体管，包括连接到所述第三输入端子的第一电极和连接到所述第三节点的栅电极；以及第三电容器，连接在所述第九晶体管的第二电极和所述第九晶体管的所述栅电极之间。10.根据权利...

【专利技术属性】
技术研发人员：印海静，
申请(专利权)人：三星显示有限公司，
类型：发明
国别省市：