【技术实现步骤摘要】
占据面积减少的熔丝电路
[0001]分案申请的相关信息
[0002]本案是分案申请。本分案的母案是专利技术名称为“占据面积减少的熔丝电路”、申请日为2019年12月18日、申请号为201911309787.9的中国专利技术专利申请案。
[0003]本专利技术涉及用于存储器装置的电路，且更具体来说，涉及存储器装置中的经改进熔丝电路。
技术介绍
[0004]为了改进存储器装置的良率，存储器装置可经设计以包含若干冗余结构，其可用于“修复”存储器装置的受损及/或无效存储器地址。例如，在其它电路中，冗余结构可包含一组冗余存储器地址及熔丝阵列以及其它电路。因此，如果存储器地址经识别为是无效的，那么存储器装置可用使用所述组冗余存储器地址的替代性存储器地址来替换使用所述无效存储器地址。更具体来说，在识别所述无效存储器地址之后，熔丝阵列可经编程以存储(例如，锁存)无效存储器地址。随后，如果存取存储器的命令包含与熔丝阵列中锁存的无效存储器地址匹配的存储器地址，那么可实施存储器装置以重新引导存取所述组冗余存储器内的替代性存储器地址...
【技术保护点】
【技术特征摘要】
1.第一熔丝电路，包括：电压节点；第一、第二和第三节点；第一反相器，其输入节点和输出节点分别耦合到所述第一节点和所述第二节点；第二反相器，其输入节点和输出节点分别耦合到所述第二节点和所述第一节点；第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管在所述第三节点和所述电压节点之间串联地耦合，其中所述第一晶体管的栅极耦合到所述第二节点、并且所述第二晶体管的栅极经配置以接收第一数据位；以及第三晶体管和第四晶体管，所述第三晶体管和所述第四晶体管在所述第三节点和所述电压节点之间串联地耦合并且与所述第一和第二晶体管并联地耦合，其中所述第三晶体管的栅极耦合到所述第一节点，并且所述第二晶体管的栅极经配置以接收由外部提供并且补充所述第一数据位的第二数据位。2.根据权利要求1所述的第一熔丝电路，其包括第五晶体管，所述第五晶体管在所述电压节点和共享节点之间串联地耦合，所述共享节点在所述第一晶体管与所述第三晶体管之间。3.根据权利要求2所述的第一熔丝电路，其中所述第五晶体管经配置以基于经接收信号的逻辑状态、经由所述第五晶体管的栅极而允许或阻止所述电压节点与所述共享节点之间的串联连接。4.根据权利要求1所述的第一熔丝电路，其中所述第一熔丝电路经通信耦合到第二熔丝电路，其中所述第二熔丝电路与所述第一熔丝电路大体上相同。5.根据权利要求4所述的第一熔丝电路，其中所述第一熔丝电路和所述第二熔丝电路通过在所述第一熔丝电路的所述电压节点和所述第二熔丝电路的电压节点之间经通信耦合的匹配线而经通信并联地耦合，并且其中所述匹配线包括逻辑状态信号。6.根据权利要求5所述的第一熔丝电路，其中所述第一熔丝电路、所述第二熔丝电路或两者均会导致所述匹配线的所述逻辑状态信号中的转变。7.根据权利要求4所述的第一熔丝电路，其中所述第一和第二熔丝电路经通信耦合到第三熔丝电路，其中所述第三熔丝电路与所述第一和第二熔丝电路大体上相同。8.一种装置，其包括：第一熔丝电路，其包括：差分共享布线，其耦合所述第一熔丝电路的锁存电路和匹配电路；所述锁存电路，其经配置以经由所述差分共享布线来接收并且维持内部地址信号；以及所述匹配电路，其经配置以：经由所述差分共享布线来接收外部地址信号；比较所述外部地址信号和所述锁存电路的所述内部地址信号；以及基于所述比较来输出比较结果信号。9.根据权利要求8所述的装置，其中：所述锁存电路包括：第一反相器，其中第一反相器的输入耦合到第一节点，并且所述第一反相器的输出耦
合到第二节点；以及第二反相器，其中所述第二反相器的输入耦合到所述第二节点，并且所述第二反相器的输出耦合到所述第一节点；且所述匹配电路包括：第一复用器，其中：所述第一复用器的输入经配置以经由所述差分共享布线的第一分支来接收所述外部地址信号；且所述第一复用器经配置以通过将所述第一节点耦合到所述第一复用器的启用信号输入并且将所述第二节点耦合到所述第一复用器的启用互补信号输入而被差分地启用；以及第二复用器，其中：所述第二复用器的输入经配置以经由所述差分共享布线的第二分支来接收所述外部地址信号的互补；且所述第二复用器经配置以通过将所述第一节点耦合到所述第二复用器的启用互补信号输入并且将所述第二节点耦合到所述第二复用器的启用信号输入而被差分地启用。10.根据权利要求9所述的装置，其中所述第一熔丝电路包括十个逻辑门。11.根据权利要求8所述的装置，其中：所述锁存电路包括：反相器，其中所述反相器的输入耦合到第一节点、并且所述反相器的输出耦合到第二节点；以及反馈元件，其中所述反馈元件的输入耦合到所述第二节点、并且述反馈元件的输出耦合到所述第一节点...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。