一种新型双晶改单晶内存模组制造技术

本实用新型专利技术公开了一种新型双晶改单晶内存模组，其包括：第一内存芯片、第二内存芯片、使能单元和电路板，所述第一内存芯片、第二内存芯片和使能单元均连接在电路板上；第一内存芯片和第二内存芯片均设有CKE_0端子、ODT0端子、CS0_N端子、C0/CKE1端子、C2/ODT1端子和C1/CS1_N端子，所述使能单元的输入端设有八个端子，所述使能单元的八个输入端依次连接电路板上的电源的正极、电路板上的电源的负极、CPU处理器输出的CKE_0信号端子、ODT0信号端子、C0/CKE1信号端子、C2/ODT1信号端子、CS0_N信号端子、C1/CS1_N信号端子，使能单元的六个输出端并联连接所述第一内存芯片和第二内存芯片的对应端子。采用具有二极管和三极管的固定电路，可以实现不良芯片的合理利用，降低成本。降低成本。降低成本。

【技术实现步骤摘要】
一种新型双晶改单晶内存模组


[0001]本技术涉及内存芯片模组
，具体涉及一种新型双晶改单晶内存模组。

技术介绍

[0002]随着电子产品的迅速发展，许多电子产品需要应用到内存芯片进行存储数据信息。将内存模组合理安排在PCB电路板上，以达到内存模组的存储数据功能。目前，在内存模组生产测试过程中，不可避免的会出现部分不良芯片，这些不良芯片会出现不良缺陷地址范围，这些不良芯片由于出现一定缺陷，不能实现全部功能，往往会被丢弃，导致芯片的浪费。如果利用固定电路，将这些缺陷的内存芯片组合，加以利用，可以降低内存模组的成本。
[0003]因此，针对以上问题点，现有的芯片模组有待进一步改进，以将不良内存芯片实现再次利用。

技术实现思路

[0004]本技术的目的是为了克服不良芯片浪费的问题，对正常测试过程中出现的不良缺陷地址范围的内存芯片，通过内存芯片的双晶改单晶的电路技术，将不良内存芯片重新结合之后，合理安排在电路板上，可以获得双晶改单晶后的内存模组。
[0005]本技术的技术方案具体如下：一种新型双晶改单晶内存模组，所述内本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种新型双晶改单晶内存模组，其特征在于，所述内存模组包括：内存芯片模块、使能单元和电路板，所述内存芯片模块和使能单元均连接在电路板上；所述内存芯片模块为八个或十六个内存芯片单元，所述内存芯片单元包括第一内存芯片和第二内存芯片，所述第一内存芯片和/或所述第二内存芯片为不良缺陷地址的内存芯片；所述第一内存芯片和所述第二内存芯片均设有上层晶圆和下层晶圆；所述第一内存芯片和所述第二内存芯片均设有CKE_0端子、ODT0端子、CS0_N端子、C0/CKE1端子、C2/ODT1端子和C1/CS1_N端子且内存芯片的各同名端子均对应连接；所述使能单元包括第一使能电路和第二使能电路；所述第一使能电路设有六个输入端，所述第二使能电路设有两个输入端；所述第一使能电路的第一输入端连接电路板上的电源的正极，所述第一使能电路的第二输入端连接电路板上的电源的负极，所述使能单元的第一使能电路连接CPU处理器输出的CKE_0信号端子，所述第一使能电路的第四输入端连接CPU处理器输出的ODT0信号端子，所述第一使能电路的第五输入端连接CPU处理器输出的C0/CKE1信号端子，所述第一使能电路的第六输入端连接CPU处理器输出的C2/ODT1信号端子；所述第二使能电路的第一输入端连接CPU处理器输出的CS0_N信号端子，所述第二使能电路的第二输入端连接CPU处理器输出的C1/CS1_N信号端子；所述第一使能电路设有四个输出端，所述第二使能电路设有两个输出端；所述第一使能电路的第一输出端并联连接所述第一内存芯片的CKE_0端子和第二内存芯片的CKE_0端子，所述第一使能电路的第二输出端并联连接所述第一内存芯片的ODT0端子和第二内存芯片的ODT0端子，所述第一使能电路的第三输出端并联连接所述第一内存芯片的C0/CKE1端子和第二内存芯片的C0/CKE1端子，所述第一使能电路的第四输出端并联连接所述第一内存芯片的C2/ODT1端子和第二内存芯片的C2/ODT1端子，所述第二使能电路的第一输出端并联连接所述第一内存芯片的CS0_N端子和第二内存芯片的CS0_N端子，所述第二使能电路的第二输出端并联连接所述第一内存芯片的C1/CS1_N端子和第二内存芯片的C1/CS1_N端子。2.根据权利要求1所述的一种新型双晶改单晶内存模组，其特征在于，所述第一内存芯片和所述第二内存芯片中至少有一个下层晶圆不良或上层晶圆不良的内存芯片，所述第一使能电路包括电阻R1、电阻R2、电阻...

【专利技术属性】
技术研发人员：孔凡平，
申请(专利权)人：厦门市原子通电子科技有限公司，
类型：新型
国别省市：