【技术实现步骤摘要】
本专利技术涉及集成电路中的芯片制造技术,特别涉及。
技术介绍
目前,图形引擎芯片使用在集成电路中,帮助集成电路中的处理器,如中央处理器(CPU)加速绘图处理。在集成电路中使用的图形引擎芯片的结构如图1所示,该芯片包括绘图指令缓冲区(GE CMD FIFO)100、图形处理引擎(GE)101、显示存储区(Display Memory)1 02、显示控制器(DisplayController)103、显示器(Displayer)104、图形处理引擎存储区(GE Memory)105和直接存储器存储(DMA)控制器106。其中,GE CMD FIFO100、GE101、Display Memory102、Display Controller103和Displayer104依次相连;GEMemory105和DMA控制器106相连接后,GE Memory105的另一端连接到GE101上,DMA控制器106的另一端连接到Display Memory102上。当集成电路要进行绘图处理时,如图2所示,图2为现有技术应用图形引擎芯片的方法流程图步骤200、集成电路中的处理器向GE ...
【技术保护点】
一种图形引擎芯片,该芯片包括:绘图命令缓冲区GECMDFIFO、图形处理引擎GE、显示存储区DisplayMemory、显示控制器DisplayController、显示器Displayer,其特征在于,该芯片还包括调度器S equencer,GECMDFIFO、Sequencer、GE、DisplayMemory、DisplayController和Displayer依次相连后,通过GECMDFIFO与集成电路中的处理器相连,其中, GECMDFIFO接收集成电路中的处理器发送的携带时间间 ...
【技术特征摘要】
1.一种图形引擎芯片,该芯片包括绘图命令缓冲区GE CMD FIFO、图形处理引擎GE、显示存储区Display Memory、显示控制器Display Controller、显示器Displayer,其特征在于,该芯片还包括调度器Sequencer,GE CMD FIFO、Sequencer、GE、Display Memory、Display Controller和Displayer依次相连后,通过GE CMD FIFO与集成电路中的处理器相连,其中,GE CMD FIFO接收集成电路中的处理器发送的携带时间间隔控制信息的绘图指令并存储;Sequencer提取GE CMD FIFO所存储的绘图指令,根据绘图指令携带的时间间隔控制信息确定执行绘图指令的时间,在绘图指令执行时间到时时将绘图指令发送给GE;GE执行接收到的绘图指令,修改Display Memory当前所存储的绘图数据;Display Memory存储所修改的绘图数据,通过DisplayController将所存储的绘图数据发送给Displayer;Displayer根据绘图数据显示图形。2.如权利要求1所述的芯片,其特征在于,该芯片还包括与GE相连接的图形处理引擎存储区GE Memory,用于对GE执行绘图指令时产生的绘图数据进行缓存。3.如权利要求2所述的芯片,其特征在于,该芯片还包括直接存储器DMA控制器,该DMA控制器连接在GE Memory和Display Memory之间,用于在GE对绘图数据处理的同时,控制传输GE Memo...
【专利技术属性】
技术研发人员:金传恩,戴春泉,
申请(专利权)人:北京中星微电子有限公司,
类型:发明
国别省市:11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。