铁电存储器的元件结构及非破坏读出方法技术

在铁电存储器元件中，有一些对于非破坏读出方法的研究，但“１”和“０”的差异小和工序上的可靠性的问题一直没有得到解决。本发明专利技术提供了一种适合于简单矩阵结构存储器元件的非破坏读出方法。根据本发明专利技术的非破坏读出型铁电存储器的非破坏读出方法包括：在铁电存储器元件串联设置的一对记录用单元和参考用单元写入１位信息的步骤；非破坏读出通过读出侧具备的谐振电路用某种谐振频率谐振对于写入在一对记录用单元和参考用单元的１位信息施加脉冲时的应答后输出的输出信号的步骤。

【技术实现步骤摘要】

本专利技术涉及将铁电体的残留极化的磁滞特性利用在数据保持的铁电存储元件，尤其涉及非破坏读出铁电存储器。
技术介绍
众所周知，铁电体材料具有磁滞特性，可以利用该特性形成非易失性存储器，记录数据。以前，这种存储器的读出法是破坏读出法，即，是需要向为了读出而被选择的存储器单元进行再写入的、利用极化反转电流的破坏读出。此时，由于再写入动作的存在，读出速度低下的问题和疲劳问题是对Flash存储器的缺点而成为瓶颈。因此，开始研究非破坏读出方法，但有“1”和“0”的差异小、如IT型在读出电流差的方式中工序上的可靠性的问题等各种问题。进行非破坏读出时，有“1”和“0”的信号量差异小的问题。因此，例如有采取如下所述的读出方法的技术方案。特开平5-55664施加Vc以下的脉冲，读出微分介电常数的差。特开平5-129622施加Vc以下的双极脉冲，检测出电流应答的第二谐波成分的位相。特开平6-275062施加Vc以下的双极脉冲，检测出电流应答的第二谐波成分的位相。对于上述各种方法进行说明，在将微分介电常数的差用于数据读出的方法(特开平5-55664)中，微分介电常数的差很小，难以用通常的读出法检测出。另外，由于受到持续读出周期或数据干扰等影响，差很容易被消除。在位相检测出谐波成分的差的方法(特开平5-129622、特开平6-275062)中，从几乎是噪声中选出微小的信号，读出灵敏度是很大的问题。除此之外，还有读出施加微小偏压时的电流差的非破坏读出方法，但是，施加微小偏压时的电流差是由于铁电体元件的转换引起的差，有随着时间的流逝而消失的倾向。最初的“1”和“0”的差越大，这种倾向越显著，实质上不可能进行非破坏读出。专利文献1特开平5-55664专利文献2特开平5-129622专利文献3特开平6-275062
技术实现思路
为了解决上述问题，本专利技术采用如下的方法。(a)根据本专利技术的进行铁电存储器的非破坏读出的方法，其特征在于，由读出侧具有的谐振电路用某种谐振频率谐振而输出向铁电存储器元件施加脉冲时的应答(图1)。(b)在根据(a)所述的方法中，施加的脉冲可以是Sin波、三角波、方波中的任一个，单极或双极中的任一个。另外，脉冲的振幅只要小于等于铁电体薄膜的抗电压(Vc)就可以，但优选是在读出信号被检测出的范围内尽量小的电压。其原因是，例如，元件结构采用简单矩阵结构的时候，由于不具有选择晶体管，因此，写入时和读出时都在施加脉冲的振幅(电压)中部分地时常施加在非选择电容器。此时，施加电压越小，来自非选择电容器的多余的位线电容越小，并反映在动作速度。(c)在(a)中，在谐振方法中采用的是LC谐振器，但也可以采用使用晶体管的方法(图2)。(d)在(a)～(c)中，当铁电存储器元件的电容为C、谐振频率为f时，可以成立f＝1/(2π(LC))(L是感应系数)的关系式。即，若C只改变ΔC，谐振频率f就只改变Δf。本专利技术在读出记录信息时，将谐振频率的变化作为记录信息非破坏取出。即，将任意时间的谐振频率f+Δf变换为应答信号，取出信息。在此，向应答信号的变换采用通常的FM解调的方法，但也可以采用其他方法(图1)。(e)在本专利技术中，在铁电电容器中记录某种信息(“0”以及“1”)时，极化P1状态时，Δf1以与施加电压相同的极性被放大，记录相反的信息时，即极化P2状态时，Δf2以与施加电压相反的极性被放大。(f)在本专利技术中，例如，有在一个存储器元件记录一位信息的所谓简单矩阵型铁电存储器。另一方面，为了更有效地取出(a)～(e)，合成来自两个存储器元件的应答，作为一位的信息，并且，两个存储器元件优选分为记录用元件和参考用元件。参考用存储器元件可以共用，也可以各个位具备一个，如果是共用，那么具有增加存储器电容的效果，如果各个位具备一个，那么可以减少向各个信号线施加读出信号的时序控制负担(图3)。(g)在(f)中，对于本专利技术的非破坏读出方法，进行详细的说明。图4是将一个存储器元件作为一位使用时的例子。由于读出信息是处理来自存储器元件的应答而生成的脉冲的位相，因此需要成为用于判断其的基准的脉冲。因此，在本实施例中，将另外的读出用的输出脉冲作为基准脉冲。此时，基准脉冲通过的经路一定，但向存储器元件的读出脉冲的经路根据选择存储器元件的地址改变，不是固定的。因此，需要控制电路，该控制电路用于在途中的经路的某个地方装入选择地址的信息而校正基准脉冲或应答脉冲的位相。因此，在此，在基准脉冲的经路夹着延迟校正电路。但是，也可以是具有同等功能的其他电路，例如，可以是控制向各个信号线施加读出信号的时序的方法。对于位相差检测方法，进行如下的判断，检测来自存储器元件的应答和基准脉冲的位相差，如果其在某个范围内就是“1”，如果不在某个范围内就是“0”。对于该判断方法，可以用合成来自存储器元件的应答和基准脉冲而形成的脉冲的振幅进行判断的方法，也可以用其他方法。图5至图7是将两个存储器元件作为一位使用的例子。在任何时候，对两个存储器元件给于读出脉冲，合成其应答作为一位信息。两个存储器元件分为记录用元件和参考用元件。参考用元件可以共用，也可以各个位具备一个，如果是共用，那么具有增加存储器电容的效果，但需要与图4的例相同的校正位相的装置。但是，由于可以用与图4的例不同的任意比例加入参考用元件，因而与图4的例相比可以简化校正位相的装置、或根据参考用元件和检测容限的关系省略校正位相的装置(图8)。另一方面，如果各个位具备一个参考用元件，那么由于记录用元件和参考用元件的关系在哪个位都不会改变，因此，可以省略校正位相的装置。合成来自两个存储器元件的应答的时序是(1)谐振之前、(2)谐振之后的输出、(3)再变换为应答信号之后中的任何一种都可以，可以按(1)、(2)、(3)的顺序共用化读出电路，但按(3)、(2)、(1)的顺序可以提高读出的可靠性。(h)在(a)～(g)中，可以采用在各个存储器的典型的数据写入方法。例如，作为本专利技术的研究对象的铁电存储器的一个形态，对简单矩阵型铁电存储器进行说明。简单矩阵型铁电存储器的电路如图9所示，设置在字线和位线交叉的位置的一个电容器形成一个存储器元件。用通常的方法进行数据写入。作为其一例，对非选择存储器元件的电压成为选择存储器元件的电压的1/3的、1/3V规则的写入例进行说明。当向选择存储器元件写入“0”或“1”时，对字线以及位线按图10或图11的顺序施加电压。错开对各线变更电压的时序，是为了防止在非选择存储器单元施加动作电压的1/3以上的电压，优选按如图所示的形式进行，但只要是进行相同的动作，就不限于图例。按图10或图11的顺序施加电压时的选择存储器元件和非选择存储器元件的电压如图12或图13所示。分别在第四顺序进行“0”或“1”的写入。另一方面，进行读出动作时，只在选择字线WL1施加预定的脉冲，而其他的字线以及位线都不施加电压。此时，施加在WL1的脉冲的电压和频率，优选为对于非选择存储器元件不引起数据的反转的电压和频率，要么是充分低的电压、优选为写入电压的1/3以下，或即使电压稍微高也不引起数据的反转的高频率。(i)根据本专利技术，可以实现大电容存储器。使用(a)～(h)，可以实现图14的存储器阵列。此时，存储器阵列是在串联设置的两个电容器存储1位的结构，本文档来自技高网...

【技术保护点】
一种进行铁电存储器的非破坏读出的方法，其特征在于，由读出侧具有的谐振电路用某种谐振频率谐振而输出向铁电存储器元件施加脉冲时的应答。

【技术特征摘要】
JP 2004-3-26 2004-0927181.一种进行铁电存储器的非破坏读出的方法，其特征在于，由读出侧具有的谐振电路用某种谐振频率谐振而输出向铁电存储器元件施加脉冲时的应答。2.根据权利要求1所述的方法，其特征在于，施加的脉冲是Sin波、三角波、方波中的任一个，单极或双极中的任一个，脉冲的振幅小于等于Vc。3.根据权利要求1或2所述的方法，其特征在于，当铁电存储器元件的电容为C、谐振频率为f时，若C只改变ΔC，谐振频率f就只改变Δf，取出其信息。4.根据权利要求3所述的方法，其特征在于，将任意时间的谐振频率f+Δf变换为应答信号，取出信息。5.根据权利要求3或4所述的方法，其特征在于，用铁电体的极化状态，记录某种信息时，反...

【专利技术属性】
技术研发人员：木岛健，滨田泰彰，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP[日本]