一种ADC电路及其采样控制方法技术

本发明专利技术揭示了一种ADC电路及其采样控制方法，其中ADC电路包括对应模拟输入的采样单元和经数字化转换输出的数据存储单元，且特别地在采样单元前级设有控制单元和电源，且控制单元输出的采样开关与电源的上电信号并线接入采样单元；采样控制方法来看，ADC电路由电源上电，同时开启采样开关对模拟输入开始采样，持续采样过程中等待控制单元计算并配置读取信号的采样周期，其中采样周期得自于控制单元接收数模转换模块的读取指令，根据计时到达所配置的采样周期时，采样单元受驱于控制单元对数据存储单元输出转换数据。应用本发明专利技术该ADC电路上电即开启采样，大幅抑制了采样单元因受数字端牵制的延迟影响，使得随请求信号转换输出的数据更加准确、稳定。稳定。稳定。

【技术实现步骤摘要】
一种ADC电路及其采样控制方法


[0001]本专利技术涉及一种集成电路设计，尤其涉及一种集成电路内ADC部分适应低采样率提高转换频率的电路设计及采样控制方法。

技术介绍

[0002]模拟数字转换器即A/D转换器，或简称ADC，通常是指一个将模拟信号转变为数字信号的电子元件。通常的模数转换器是将一个输入电压信号转换为一个输出的数字信号。由于数字信号本身不具有实际意义，仅仅表示一个相对大小。故任何一个模数转换器都需要一个参考模拟量作为转换的标准，比较常见的参考标准为最大的可转换信号大小。而输出的数字量则表示输入信号相对于参考信号的大小。
[0003]A/D转换的作用是将时间连续、幅值也连续的模拟信号转换为时间离散、幅值也离散的数字信号，因此，A/D转换一般要经过取样、保持、量化及编码4个过程。在实际电路中，这些过程有的是合并进行的，例如，采样和保持，量化和编码往往都是在转换过程中同时实现的。
[0004]通常ADC上电后，模拟采样周期需要数字端提供，模拟端获得采样周期后开始采样并计数，达到采样数后将数据传到数字端，但此方式数模之间通信频繁，易产生延迟且模拟端计数易产生错误。除此之外，ADC电路中采样后的模拟信号需要转换输出数据。因ADC大多为多模式类型，需要实现的功能以及转换方式较多，因此内部设计中为提升转换结果准确性多采用时序逻辑电路，这便或多或少地产生周期的延迟，这对低采样、高转换频率的ADC造成了较大的困难，但若采用组合逻辑则对于转换结果的稳定性以及准确率有较大挑战。

技术实现思路

[0005]本专利技术的目的旨在提出一种ADC电路及其采样控制方法，以满足适应低采样率情况下提高转换频率及准确性输出。
[0006]本专利技术实现上述一个目的的技术解决方案是，一种ADC电路，包括对应模拟输入的采样单元和经数字化转换输出的数据存储单元，其特征在于：所述ADC电路在采样单元前级设有控制单元和电源，且控制单元输出的采样开关与电源的上电信号并线接入采样单元，ADC电路同步上电及模拟信号采样。
[0007]上述ADC电路，进一步地，所述ADC电路还包括信号接入控制单元和采样单元之间的计数单元。
[0008]上述ADC电路，进一步地，所述控制单元接收外围数模转换模块的读取指令，并面向采样单元控制输出转换数据。
[0009]本专利技术实现上述另一个目的的技术解决方案是，一种ADC电路的采样控制方法，其特征在于包括步骤：上电；ADC电路由电源上电，同时开启采样开关对模拟输入开始采样；采样信号：持续采样过程中等待控制单元计算并配置读取信号的采样周期，其中
采样周期得自于控制单元接收数模转换模块的读取指令；读取信号：根据计时到达所配置的采样周期时，采样单元受驱于控制单元对数据存储单元输出转换数据。
[0010]上述ADC电路的采样控制方法，进一步地，在控制单元和采样单元之间接入计数单元，控制单元对计数单元输出启动计时信号，且启动计时信号与采样开关异步运作。
[0011]上述ADC电路的采样控制方法，进一步地，所述ADC电路受控于外部信号执行隔段单次采样，且采样间隔大于控制单元所配置的采样周期。。
[0012]应用本专利技术的ADC电路及其采样控制方法，具备如下显著的进步性：该ADC电路上电即同步开启采样，大幅抑制了采样单元因受数字端牵制的延迟影响，使得随请求信号转换输出的数据更加准确、稳定。
附图说明
[0013]图1是本专利技术ADC电路的系统架构示意图。
[0014]图2是本专利技术ADC电路采样控制的流程示意图。
具体实施方式
[0015]以下便结合实施例附图，对本专利技术的具体实施方式作进一步的详述，以使本专利技术技术方案更易于理解、掌握，从而对本专利技术的保护范围做出更为清晰的界定。
[0016]鉴于传统ADC电路上电与采样控制相脱节，受频繁通信所产生延迟的影响而转换频率较低，且与转换结果的稳定性和准确性难以兼顾两全。本专利技术设计者响应市场需求、结合相关领域从业经验积累进行开拓研发，创新提出了一种ADC电路的改良设计及其采样控制的优化方法。以满足适应低采样率情况下提高转换频率及准确性输出。
[0017]如图1所示，本专利技术优化后ADC电路的系统架构图可见，其概述特征包括对应模拟输入的采样单元和经数字化转换输出的数据存储单元，同时作为优化的主要特点，该ADC电路在采样单元前级设有控制单元和电源，且控制单元输出的采样开关与电源的上电信号并线接入采样单元，ADC电路同步上电及模拟信号采样，这样修改后使得ADC电路上电后即开始采样。作为进一步优化的电路架构补充，还设有信号接入控制单元和采样单元之间的计数单元，受驱于控制单元对采样过程进行计数，并在达到预设采样数量时对采样单元传递来自于控制单元的信号。这里，控制单元接收外围数模转换模块的读取指令，并面向采样单元控制输出转换数据。
[0018]如此则数字端只需每次在计数达到预设的采样数时发出请求信号，模拟端便能将已采样并转换的数据传入数字端，使输出结果准确性提升且更稳定。
[0019]尤其当使用该ADC电路进行隔段单次采样时（该应用情况下采样间隔是远大于控制单元在其寄存器中设定的采样周期的），则无需提升采样频率即可获得更加准确的数据。
[0020]如图2流程示意图所示可见，该ADC电路的采样控制方法包括上电、采样信号和读取信号几个主要步骤。各步骤的细节要点为：首先，ADC电路由电源上电，同时开启采样开关对模拟输入开始采样；其次，持续采样过程中等待控制单元计算并配置读取信号的采样周期，其中采样周期得自于控制单元接收数模转换模块的读取指令；再者，根据计时到达所配置的采样周期时，采样单元受驱于控制单元对数据存储单元输出转换数据。
[0021]上述控制方法中，控制单元对计数单元输出启动计时信号，且该启动计时信号与采样开关不是同步运行的。采样开关起始于系统上电，而启动计时信号源于控制单元对采样周期的配置结果。
[0022]对应不同的应用，该控制方法可在数模转换模块中进行区分。在芯片内部，所有的部件都是依靠时钟驱动的，而数据的迁移和转换之间是相隔了很多个时钟周期才能正确传递的。因此在产品设计时可以同时配置本专利技术该ADC电路和传统ADC电路两种结构并设置选择判断模块。当实际应用中采样频率很低且偏向于要求较高转换速度时， 可以选择为本专利技术该ADC电路（以下简称ADC）采样模式，以期尽量减少数据传递间时钟周期的个数，以此提升转换频率。
[0023]同时，采样周期与延迟周期的单位都是根据ADC的时钟数来决定的，采样周期是需要人为在寄存器中配置，当需要较快的转换速率时采样周期就需要设置的很小，当不需要太快的采样频率而需要更精确的转换结果时可以将采样频率设置的很大（采样频率可以在几个到几百几千个周期之间），延迟频率则是在一次成功的数据转换时间里，除去固定的采样时钟与转换时钟后多余的周期数，因此当采样周期很大（如200个时钟周期），那么相比之下延迟周期（如2个时钟周期）的减少在实际应用中便显得不本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种ADC电路，包括对应模拟输入的采样单元和经数字化转换输出的数据存储单元，其特征在于：所述ADC电路在采样单元前级设有控制单元和电源，且控制单元输出的采样开关与电源的上电信号并线接入采样单元，ADC电路同步上电及模拟信号采样。2.根据权利要求1所述ADC电路，其特征在于：所述ADC电路还包括信号接入控制单元和采样单元之间的计数单元。3.根据权利要求1所述ADC电路，其特征在于：所述控制单元接收外围数模转换模块的读取指令，并面向采样单元控制输出转换数据。4.一种ADC电路的采样控制方法，其特征在于包括步骤：上电；ADC电路由电源上电，同时开启采样开关...

【专利技术属性】
技术研发人员：李宁，徐建华，
申请(专利权)人：苏州洪芯集成电路有限公司，
类型：发明
国别省市：