具有伸入较深的以沟槽为基础的源电极的以沟槽为基础的交叉栅电极的垂直MOSFET及其制造制造技术

垂直ＭＯＳＦＥＴ包括一个半导体衬底，其中有一些半导体台面，它们被许多深条形沟槽分开。这些条形沟槽沿纵向沿第一方向平行伸过衬底。在这些深条形沟槽内形成一些埋入式绝缘源电极。还提供一些绝缘栅电极，它们平行伸过那些半导体台面并伸入在这些埋入式绝缘源电极内的浅沟槽中。在衬底上做了一个表面源电极。此表面源电极在沿每个埋入式绝缘源电极长度上的多个位置处与每个埋入式绝缘源电极电气连接，这些多处连接降低了有效的源电极电阻并增大了器件的开关速度。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体开关器件，更具体地说，是关于高功率应用的开关器件及其制造方法。
技术介绍
硅双极晶体管已被选作高功率应用的器件，如在汽车驱动电路、电器控制、机器人和灯光整流器等应用中。这是因为双极晶体管可做到能用于40-50A/cm2范围的较大电流密度并支持500-1000V范围的较高阻断电压。虽然双极晶体管能达到的额定功率很有吸引力，但将它们用于所有的高功率应用还存在几个基本缺陷。首先，双极晶体管是电流控制器件，需要比较大的基极电流(典型为集电极电流的1/5至1/10)以维持晶体管的工作模式。对于还要求高速关断的应用，基极电流更要大些。由于要求比较大的基极电流，用于控制通断的基极驱动电路比较复杂和昂贵。若大电流和高电压同时加在一个器件上(一般在感应式功率电路中有此要求)，双极晶体管还容易由于过早损坏。此外，比较难让双极晶体管并联运行，因为电流转向单个晶体管通常发生在高温下，故发射极必需有镇流措施。硅功率金属氧化物半导体场效应晶体管(MOSFET)是为解决这个基极驱动问题而开发的。在功率MOSFET中，栅电极加上适当的栅偏压就可提供通断控制。例如，在N型增强模式MOSFET中，当加上正栅偏压时，在P型基极区(也叫“沟道区”)形成一个导电性N型转换层沟道，从而使其接通。此转换层沟道电连接N型源极和漏极区，使多数载流子在其间导通。功率MOSFET的栅电极通过一个中间绝缘层(典型为二氧化硅)与基极区分开。由于栅电极与基极区隔离开，如果需要栅极电流也只需一小的值就能将MOSFET维持在导通状态或将MOSFET从接通状态转变为关断状态或者相反。在转换过程中栅极电流保持很小，因为栅和MOSFET的基极区构成一个电容器。因此在转换过程中只需要充放电(“位移”)电流。由于与绝缘栅电极相关的输入阻抗很高，加在栅极上的电流极小，同时栅极驱动电路很容易实现。此外，因为在MOSFET中的电流导通只通过多数载流子输运而发生，故不存在与过剩多数载流子的复合和贮存有关的延迟。因而，功率MOSFET的开关速度可做到比双极晶体管快几个数量级。与双极晶体管不同，功率MOSFET可设计成在较长时间内承受高的电流密度和加上高电压，而不会发生被称为“二次击穿”的破坏性失效机制。还可以容易地把功率MOSFET并联起来，因为在功率MOSFET上的正向电压降随着温度的增加而增加，从而有助于将各并联器件内的电流分布均匀化。考虑到这些所希望的特性，已设计出许多功率MOSFET的变型。两种普通的类型为双扩散MOSFET器件(DMOSFET)和UMOSFET器件。B.J.Baliga的教科书“功率半导体器件”(ISBN0-534-94098-6，PWS出版公司，1995)对这些和其它的功率MOSFET作了描述，其内容被引用到这里作参考。此教科书的第七章在335-425页描述了功率MOSFET。硅功率MOSFET的例子(包括具有延伸至N+漏极区的沟道栅电极的累计，转换和延伸沟道FET)在T.Syau，P.Venkatraman和B.J.Baliga的文章中已有描述“Comparison of Ultralow Specific On-ResistanceUMOSFET StructureThe ACCUFET，EXTFET，INVFET，and conventionalUMOSFETs“，IEEE Transactions on Electron Devices，Vol.41，No.5，May(1994)。如Syau等人所述，实验已证明比电阻在100-250μΩcm2范围内的器件能支持最大25V的电压。不过这些器件的性能受到下面事实的限制正向阻断电压必须由在沟道底部的栅极氧化物来承受。附图说明图1取自上述Syau等人文章中的图1(d)，表示一个普通UMOSFET结构。在阻断工作模式中，这个UMOSFET承受N型漂移层上大部分正向阻断电压，此漂移层必须是掺杂水平较低的以获得最大的阻断电压能力。但低掺杂水平一般会增大接通状态的串联电阻。基于这些高阻断电压和低接通态电阻的竞争性设计要求，已推导出一种功率器件的基本优化数字，它把比电阻(Ron，sp)与最大阻断电压(BV)联系起来。如上述Baliga的教科书373页所述，N型硅漂移区的理想比电阻由下式给定Ron.sp＝5.93×10-9(BV)2.5…………………(1)因此，一个具有60V最大阻断电压的器件，其理想比电阻为170μΩcm2。然而，由于基极区(如N沟槽型MOSFET中的P型基极区)对电阻的额外贡献，已发表的UMOSFET的比电阻一般要高得多。例如，H.Chang在一篇文章中已发布了一种具有730μΩcm2比电阻的UMOSFET，该文的题目是“Numerical and Experimental Comparison of60V Vertical Double-Diffused MOSFETs and MOSFETs with ATrench-Gate Structure”，发表于Solid-State Electronics，Vol.32，No.3，pp.247-251(1989)。但是在这个器件中，要求在漂移区用比理想值低的均匀掺杂浓度，以补偿在阻断高的正向电压时沟槽底角落附近高度集中的场线。美国专利5.637.989，5.742.076和5.912.497也发布了具有垂直电流携带能力的普通功率半导体器件，这几个专利都被引用到这里作为参考。其中颁发给Baliga的美国专利5.637.989发布了一种优选的硅场效应晶体管，一般把它称为分级式掺杂(GD)UMOSFET。如图2所示(该图是从.898号专利的图3复制的)，一个集成式功率半导体器件场效应晶体管(FET)的单元100可能有1μm的宽度“WC”，并包含第一导电型(如N+)衬底的一个高度掺杂漏极层114，第一导电型的一个漂移层112(其中有线性分级式掺杂浓度)，一个第二导电型(如P-型)的比较薄的基极层116，和一个第一导电型(如N+)高度掺杂源极层118。此漂移层112可通过在N型漏极层114(厚度为100μm，掺杂浓度大于1×1018cm-3(如1×1019cm-3))上外延生长一个N型原地掺杂单晶硅层(厚度为4μm)而形成。漂移区112也具有一个线性分级式掺杂浓度，在带漏极层114的N+/N结处的最大浓度为3×1017cm-3，且在离N+/N结3μm(即在1μm的深度处)开始的最大浓度为1×1016cm-3，并延续至上表面保持均匀水平，基极层116可将一种P型掺杂物(如硼)注入漂移层112而形成，注入能量100keV，剂量为1×1014cm-2。然后P型掺杂物可能扩散0.5μm的深度进入漂移层112。也可以用50keV能量和1×1015cm-2剂量将砷等N型掺杂物注入。然后N型和P型掺杂物同时分别扩散0.5μm和1.0μm的深度，以形成一个包含漏极层、漂移层、基极层和源极层的复合半导体衬底。然后在衬底内形成一个条形沟槽，它具有一对沿第三方向(未示)伸展的相对壁120a和一个底部120b。对于一个宽度为1μm的单元100，最好做成在加工末了具有宽度“Wt”为0.5μm。接着在沟槽内形成一个绝缘栅电极，它包含一个栅绝缘区124和本文档来自技高网...

【技术保护点】
一种垂直ＭＯＳＦＥＴ，包括：半导体衬底，其中有一些半导体台面由一些深条形沟槽隔开，这些沟槽沿纵向按第一方向平行伸过该衬底；一些处在条形沟槽内的埋入式绝缘源电极；及一些绝缘栅电极，平行伸过那些半导体台面以及形成在所述埋 入式绝缘源电极内的浅沟槽。

【技术特征摘要】
US 2001-11-26 09/995,0191.一种垂直MOSFET，包括半导体衬底，其中有一些半导体台面由一些深条形沟槽隔开，这些沟槽沿纵向按第一方向平行伸过该衬底；一些处在条形沟槽内的埋入式绝缘源电极；及一些绝缘栅电极，平行伸过那些半导体台面以及形成在所述埋入式绝缘源电极内的浅沟槽。2.如权利要求1的垂直MOSFET，其中每个半导体台面包含至少一个基极区，它支持沿着相应一对深条形沟槽相对侧壁的垂直转换层沟道。3.如权利要求2的垂直MOSFET，还包含在该半导体衬底上延伸的表面源电极，它与上述埋入式绝缘源电极电气相连且与每个半导体台面的至少一个基极区欧姆接触。4.如权利要求3的垂直MOSFET，其中表面源电极和基极区的欧姆接触形成于那些半导体台面的上表面上。5.如权利要求1的垂直MOSFET，其中的绝缘栅电极为条形电极，它们沿纵向沿着与第一方向正交的第二方向伸过半导体衬底。6.一种垂直MOSFET，包括半导体衬底，其中有第一导电型漂移区；第一和第二沟槽，它们沿纵向沿第一方向在衬底内延伸，并在其间形成一个半导体台面，漂移区就伸入该台面内；第一和第二埋入式绝缘源电极，它们沿纵向沿着第一方向分别伸向该第一和第二沟槽的相邻底部；及第一和第二空间相隔的栅电极，其中每一个沿纵向沿第二方向伸过台面并伸到第一和第二沟槽的上面部分内。7.如权利要求6的垂直MOSFET，其中第一和第二栅电极在第一沟槽的上面部分是彼此并排的；且其中每一埋入式绝缘源电极从第一沟槽底部附近向上伸入第一和第二栅电极之间的空间。8.如权利要求7的垂直MOSFET，其中第一导电型的第一源极区和第二导电型的第二基极区从第一沟槽的一个侧壁至第二沟槽的一个相对侧壁横向伸过台面的一个宽度。9.如权利要求8的垂直MOSFET，还包括一表面源电极，它与处于第一和第二栅电极之间的空间内第一和第二埋入式绝缘源电极欧姆接触。10.如权利要求9的垂直MOSFET，其中第一源极区和第一基极区伸到处于第一和第二栅电极之间空间内的一台面表面；且其中表面源电极在台面表面处与第一源极区和第一基极区欧姆接触。11.如权利要求6的垂直MOSFET，其中第一和第二方向彼此正交。12.一种垂直MOSFET，包括半导体衬底，它具有第一导电型的漂移区；第一和第二沟槽，它们沿纵向沿第一方向在衬底内延伸，并在其间形成一第一台面，该漂移区延伸到该台面中；第三沟槽，它沿纵向沿第一方向伸入衬底内，并形成第二和第三沟槽之间延伸的第二半导体台面；第一、第二和第三绝缘区，它们分别沿第一、第二和第三沟槽的底部和侧壁形成分界；第一、第二和第三埋入式绝缘源电极，它们分别沿纵向在第一、第二和第三沟槽内延伸；及第一绝缘栅电极，它沿纵向沿着与第一方向正交的第二方向伸过第一和第二台面并延伸进入第二沟槽。13.如权利要求12的垂直MOSFET，还包括第二绝缘栅电极，它与第一绝缘栅电极隔开并沿纵向沿第二方向伸过第一和第二台面并伸入第二沟槽。14.如权利要求13的垂直MOSFET，还包括第一导电型的第一和第二空间隔开的源极区，它们延伸入第二台面内并分别与第一和第二绝缘栅电极相对。15.如权利要求14的垂直MOSFET，还包括表面源电极，它与处于第一和第二绝缘栅电极之间的空间内的第一和第二源极区欧姆接触。16.如权利要求15的垂直MOSFET，还包括第二导电型的基极区，它沿纵向沿第一方向伸到第二台面内，并与处于第一和第二绝缘栅电极之间的空间内的表面源电极欧姆接触。17.如权利要求16的垂直MOSFET，其中第一和第二源极区伸入基极区并与之形成相应的P-N结，结的长度小于10μm。18.如权利要求17的垂直MOSFET，其中第一和第二源极区的相对两端彼此相隔约2μm以下的距离。19.一种垂直MOSFET，包括半导体衬底，其内有一些半导体台面，这些台面被一些沿纵向沿第一方向平行伸过该半导体衬底的深条形沟槽隔开，每个半导体台面中至少有一个基极区和至少一个源极区；一些伸入那些深条形沟槽内的埋入式绝缘源电极，其中第一埋入式绝缘源电极有一些浅沟槽，浅沟槽安排在沿第一深条形沟槽长度上的一些相隔位置上；及一些绝缘栅电极，它们沿着与第一方向成一个非零角度的第二方向平行伸过那些半导体台面，其中每一个所述绝缘栅电极伸到槽位于第一埋入式绝缘源电极内的相应浅沟足够深，使得当垂直MOSFET加上偏压工作在正向接通...

【专利技术属性】
技术研发人员：BJ巴利加，
申请(专利权)人：硅半导体公司，
类型：发明
国别省市：US[美国]