记忆单元制造技术

在位于沟槽记忆单元的例子中，一包含第一氧化物层（１）、一氮化物层（２），以及一面对栅极的第二氧化物层（３）的层序列，存在于侧向沟槽壁上，而该氮化物层（２）则不存在于沟槽底部的弯曲区域（４）之中。在一可取代配置中，至少一阶段（ｓｔｅｐ）的每个状况是分别被配置于该沟槽之该侧壁上，较佳系该源极区域或该漏极区域之下。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术与一具有一沟槽晶体管形式的记忆晶体管记忆单元有关。由于微型化电子组件以及特别是内存产品的普遍增加，对于将晶体管从平面结构发展为垂直结构，并结合几何学的形式，以达到更高的密装度的工作则愈形重要，而该制程科技仍是可管理的。如果是在氮化物只读存储器(NROM，Nitrided Read Only Memory)的例子中，可以想知其利用一U-型横断面(UMEM组件)使该氧化物-氮化物-氧化物层(ONO)具型化，因此并不需以较大的芯片面积形成一较大的沟槽长度。在这样的例子中，单独记忆单元以形成晶体管结构的形式，存在于半导体材料的沟槽中。如果是在晶体管结构的例子中，一种氧化物-氮化物-氧化物层序列则出现在漏极区域与栅极之间以及在源极区域与栅极之间。对于此种记忆单元的配置，则已在DE 100 39 441 A1中叙述。本专利技术的目的，是要详细指明一种具有沟槽晶体管的记忆单元，如引进中所描述而可改进其功能的形式。该目的可利用如权利要求第1项中的特征以及权利要求第4项中的特征来达成，而各自的权利要求亦会显现其改进上的差异。在沟槽中记忆单元的例子中，一层状序列呈现于沟槽的侧向壁上，其包本文档来自技高网...

【技术保护点】
一具有记忆晶体管的记忆单元，其在半导体本体或一半导体层的顶端测，具备在半导体材料所形成的沟槽中有一栅极，该栅极被安排于形成于半导体材料内以及利用介电材料与半导体材料隔离的源极区域与漏极区域间，其中，在该源极区域与该栅极间以及该漏极区域与该栅极间，包含一面对半导体材料的第一氧化物层（１）、一氮化物层（２），以及一面对栅极的第二氧化物层（３）的层序列，至少被呈现于该沟槽的侧壁，而该氮化物层（２）则不存在于该沟槽底部的弯曲区域（４）之中。

【技术特征摘要】
DE 2002-2-6 10204868.11.一具有记忆晶体管的记忆单元，其在半导体本体或一半导体层的顶端测，具备在半导体材料所形成的沟槽中有一栅极，该栅极被安排于形成于半导体材料内以及利用介电材料与半导体材料隔离的源极区域与漏极区域间，其中，在该源极区域与该栅极间以及该漏极区域与该栅极间，包含一面对半导体材料的第一氧化物层(1)、一氮化物层(2)，以及一面对栅极的第二氧化物层(3)的层序列，至少被呈现于该沟槽的侧壁，而该氮化物层(2)则不存在于该沟槽底部的弯曲区域(4)之中。2.如权利要求第1项之记忆单元，于该沟槽底部的弯曲区域(4)中，该氮化物层(2)并不存在，而氧化物则形成一较第一氧化物层(1)为厚的一层。3.如权利要求第1项或第2项之记忆单元，其中，...

【专利技术属性】
技术研发人员：J德佩，C克莱恩特，C鲁德维格，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]