存储器的形成方法以及三维存储器技术

本申请提供了一种存储器的形成方法以及三维存储器，该存储器的形成方法包括：提供基底，基底包括衬底和层叠结构，层叠结构位于衬底的裸露表面上，层叠结构包括交替设置的牺牲层和绝缘介质层；在层叠结构的裸露表面上形成图形化掩膜层，图形化掩膜层包括狭缝区和至少位于狭缝区一侧的边缘区，狭缝区包括贯穿至层叠结构表面的多个沟道，边缘区包括第一凹槽和/或孔洞；以图形化掩膜层为掩膜，刻蚀层叠结构，形成多个栅极线狭缝；去除图形化掩膜层。该存储器的形成方法较好地缓解了边缘处的栅极线狭缝的刻蚀停止以及倾斜等问题，保证了plane边缘处的栅极线狭缝的刻蚀效果较好，进而保证了器件的整体性能较好。而保证了器件的整体性能较好。而保证了器件的整体性能较好。

【技术实现步骤摘要】
存储器的形成方法以及三维存储器


[0001]本申请涉及半导体领域，具体而言，涉及一种存储器的形成方法以及三维存储器。

技术介绍

[0002]在3D NAND制作工艺中，如图1所示，每个晶粒(die)包括4个平面区(plane)，plane edge(平面区边缘)处的栅极线在刻蚀过程中有很严重的负载效应(loading effect)，经常导致栅极线狭缝的刻蚀过程中的异常停止以及倾斜(tilting)问题，导致得到的栅极线狭缝效果不好，进而影响器件性能。
[0003]在
技术介绍
部分中公开的以上信息只是用来加强对本文所描述技术的
技术介绍
的理解，因此，
技术介绍
中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

技术实现思路

[0004]本申请提供一种存储器的形成方法以及三维存储器，以解决plane边缘处的栅极线狭缝的刻蚀效果较差的问题。
[0005]根据本专利技术实施例的一个方面，提供了一种存储器的形成方法，包括：提供基底，所述基底包括衬底和层叠结构，所述层叠结构位于所述衬底的裸露表面上，所述层叠结构包括交替设置的牺牲层和绝缘介质层；在所述层叠结构的裸露表面上形成图形化掩膜层，所述图形化掩膜层包括狭缝区和至少位于所述狭缝区一侧的边缘区，所述狭缝区包括贯穿至所述层叠结构表面的多个沟道，所述边缘区包括第一凹槽和/或孔洞；以所述图形化掩膜层为掩膜，刻蚀所述层叠结构，形成多个栅极线狭缝；去除所述图形化掩膜层。
[0006]可选地，所述第一凹槽的关键尺寸小于所述沟道的关键尺寸，所述孔洞的关键尺寸小于所述沟道的关键尺寸。
[0007]可选地，各所述沟道的关键尺寸相同。
[0008]可选地，所述狭缝区有多个，所述边缘区有多个，部分的所述边缘区位于相邻的两个所述狭缝区之间，其他的所述边缘区位于所述狭缝区的边缘。
[0009]可选地，在所述层叠结构的裸露表面上形成图形化掩膜层，包括：在所述层叠结构的裸露表面上依次形成掩膜材料层以及光刻胶层；去除部分的所述光刻胶层，以在所述光刻胶层的表面上形成贯穿至所述掩膜材料层表面的多个第一开口和至少一个第二开口，剩余的所述光刻胶层为光刻胶部；以所述光刻胶部为掩膜刻蚀所述掩膜材料层，形成所述图形化掩膜层，其中，所述第一开口对应所述沟道，所述第二开口对应所述第一凹槽和/或孔洞；去除所述光刻胶部。
[0010]可选地，在所述层叠结构的裸露表面上形成掩膜材料层，包括：在所述层叠结构的裸露表面上形成第一子掩膜材料层；在所述第一子掩膜材料层的裸露表面上形成第二子掩膜材料层。
[0011]可选地，所述第一子掩膜层的材料包括碳，所述第二子掩膜层的材料包括氮氧化
硅。
[0012]可选地，在以所述图形化掩膜层为掩膜，刻蚀所述层叠结构，形成多个栅极线狭缝之后，所述存储器的形成方法还包括：采用多个导电层置换所有的所述牺牲层，形成堆叠结构，所述堆叠结构包括交替设置的所述导电层和所述绝缘介质层。
[0013]可选地，采用多个导电层置换所有的所述牺牲层，包括：采用磷酸去除各所述牺牲层，形成多个第二凹槽；在所述第二凹槽中填充导电材料，形成所述导电层。
[0014]根据本专利技术实施例的另一方面，还提供了一种三维存储器，所述三维存储器包括基底以及多个栅极线狭缝，其中，所述基底包括衬底和层叠结构，所述层叠结构位于所述衬底的裸露表面上，所述层叠结构包括交替设置的牺牲层和绝缘介质层；各所述栅极线狭缝位于所述基底中，所述栅极线狭缝贯穿所述层叠结构至所述衬底的表面，各所述栅极线狭缝的孔深相同，位于第一区域的所述栅极线狭缝的孔径为第一孔径，位于第二区域的边缘的所述栅极线狭缝的孔径为第二孔径，所述第一孔径与所述第二孔径的差值的绝对值小于或者等于1nm，所述第一区域为所述基底的边缘，所述第二区域为所述基底的除所述第一区域之外的区域。
[0015]根据本专利技术的实施例，所述的存储器的形成方法中，所述图形化掩膜层包括狭缝区和至少位于所述狭缝区一侧的边缘区，所述狭缝区包括贯穿至所述层叠结构表面的多个沟道，所述边缘区包括第一凹槽和/或孔洞，即包括三种情况，第一种，如图9所示，所述边缘区包括第一凹槽；第二种，如图10所示，所述边缘区包括孔洞；第三种，如图11所示，所述边缘区包括第一凹槽和孔洞，以所述图形化掩膜层为掩膜，刻蚀所述层叠结构，得到多个栅极线狭缝，所述栅极线狭缝与所述沟道一一对应。本申请的所述存储器的形成方法，通过在所述边缘区形成第一凹槽和/或孔洞，即在边缘处的栅极线狭缝的外边缘设置第一凹槽和/或孔洞，使得在刻蚀过程中边缘处的栅极线狭缝与非边缘处(即内部)的栅极线狭缝的刻蚀环境类似，从而使得刻蚀得到的边缘处的栅极线狭缝与内部的栅极线狭缝的结构基本一致，保证了边缘处的栅极线狭缝的关键尺寸可以满足相应工艺要求，缓解了刻蚀副产物对边缘处栅极线狭缝刻蚀的影响，缓解了负载效应，较好地缓解了边缘处的栅极线狭缝的刻蚀停止以及倾斜等问题，保证了plane边缘处的栅极线狭缝的刻蚀效果较好，进而保证了器件的整体性能较好。并且，由于在刻蚀所述层结构时，不会从所述第一凹槽和所述孔洞处向下刻蚀，即所述第一凹槽和所述孔洞不会形成图案，这样避免了第一凹槽和孔洞对下游工艺的影响。
附图说明
[0016]构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0017]图1示出了3D NAND制作工艺中晶粒结构的俯视图；
[0018]图2示出了根据本申请的实施例的存储器的形成方法生成的流程示意图；
[0019]图3至图8示出了根据本申请的存储器的形成方法在不同工艺步骤后形成的结构示意图；
[0020]图9至图11分别示出了根据本申请的实施例的图形化掩膜层的俯视图。
[0021]其中，上述附图包括以下附图标记：
[0022]100、衬底；101、牺牲层；102、绝缘介质层；103、沟道；104、第一凹槽；105、孔洞；106、栅极线狭缝；107、第一开口；108、第二开口；109、掩膜材料层；110、导电层；200、狭缝区；201、边缘区。
具体实施方式
[0023]应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属
的普通技术人员通常理解的相同含义。
[0024]需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0025]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
[0026]为了使本技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器的形成方法，其特征在于，包括：提供基底，所述基底包括衬底和层叠结构，所述层叠结构位于所述衬底的裸露表面上，所述层叠结构包括交替设置的牺牲层和绝缘介质层；在所述层叠结构的裸露表面上形成图形化掩膜层，所述图形化掩膜层包括狭缝区和至少位于所述狭缝区一侧的边缘区，所述狭缝区包括贯穿至所述层叠结构表面的多个沟道，所述边缘区包括第一凹槽和/或孔洞；以所述图形化掩膜层为掩膜，刻蚀所述层叠结构，形成多个栅极线狭缝；去除所述图形化掩膜层。2.根据权利要求1所述的方法，其特征在于，所述第一凹槽的关键尺寸小于所述沟道的关键尺寸，所述孔洞的关键尺寸小于所述沟道的关键尺寸。3.根据权利要求1所述的方法，其特征在于，各所述沟道的关键尺寸相同。4.根据权利要求1所述的方法，其特征在于，所述狭缝区有多个，所述边缘区有多个，部分的所述边缘区位于相邻的两个所述狭缝区之间，其他的所述边缘区位于所述狭缝区的边缘。5.根据权利要求1所述的方法，其特征在于，在所述层叠结构的裸露表面上形成图形化掩膜层，包括：在所述层叠结构的裸露表面上依次形成掩膜材料层以及光刻胶层；去除部分的所述光刻胶层，以在所述光刻胶层的表面上形成贯穿至所述掩膜材料层表面的多个第一开口和至少一个第二开口，剩余的所述光刻胶层为光刻胶部；以所述光刻胶部为掩膜刻蚀所述掩膜材料层，形成所述图形化掩膜层，其中，所述第一开口对应所述沟道，所述第二开口对应所述第一凹槽和/或孔洞；去除所述光刻胶部。6...

【专利技术属性】
技术研发人员：赵祥辉，曾最新，单静静，豆海清，高毅，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：