本发明专利技术公开了一种高频时钟抖动测量电路、装置、系统和方法，所述电路包括：差分采样模块，用于获取高频时钟信号的当前上升沿和下一个上升沿，所述当前上升沿和所述下一个上升沿组成采样信号；波形放大模块，用于对所述采样信号进行周期扩展以得到输出信号。本发明专利技术利用差分采样模块来实时采集芯片内的高频时钟信号的当前上升沿和下一个上升沿，利用波形放大模块对当前上升沿和下一个上升沿组成的采样信号进行周期扩展以得到包含完整抖动情况的输出信号，可应用于芯片内的高频时钟信号的抖动测量，而且具有实时性好、测量结果直观的特点。本发明专利技术可以广泛应用于时钟抖动测量技术领域。域。域。
【技术实现步骤摘要】
一种高频时钟抖动测量电路、装置、系统及方法
[0001]本专利技术涉及时钟抖动测量
，特别是涉及一种高频时钟抖动测量电路、装置、系统及方法。
技术介绍
[0002]时钟信号是周期性的，但是由于各种因素，时钟信号会偏离真正的周期性，这种现象为时钟抖动。
[0003]当下测量时钟信号抖动的主要思路是先对目标信号进行一段时间的信号采集，然后对所采集的信号进行计算分析进而得出一段时间内时钟信号的平均抖动情况。
[0004]然而上述测量时钟信号的抖动情况的方法，主要存在以下问题：
[0005]一、电路结构复杂，难以集成到芯片中。当下主流的测量高频时钟抖动的方法都需要复杂的电路结构做支撑，无法集成到芯片内部使用，而芯片内部的高频时钟信号的频率远远超出了GPIO(通用输入输出口)的上限频率，因此无法直接将高频的片内时钟输出至芯片外来观察，必须先在片内将时钟信号频率降低至一定水平，因此传统测量方法难以直接用来测量片内高频时钟信号。
[0006]二、测量结果的滞后性。当下主流的测量方法采用的是先采集数据再进行数据处理得出信号的抖动情况。这样得到的结果具有明显的滞后性，而集成电路内时钟信号的抖动情况由于受外界环境干扰是不停变化的，因此实时性对于时钟抖动非常重要。
[0007]三、测量结果不够直观。当下主流的测量方法所得的测量结果往往是一系列复杂的数据，需要专业的人士进行进一步分析，才能了解时钟信号的抖动情况。
技术实现思路
[0008]为解决上述技术问题，本专利技术的目的在于：提供一种高频时钟抖动测量电路。
[0009]本专利技术所采取的技术方案是：
[0010]第一方面，本申请实施例提供一种高频时钟抖动测量电路，包括：
[0011]差分采样模块，用于获取高频时钟信号的当前上升沿和下一个上升沿，所述当前上升沿和所述下一个上升沿组成采样信号；
[0012]波形放大模块，用于对所述采样信号进行周期扩展以得到输出信号。
[0013]进一步，所述高频时钟抖动测量电路还包括采样控制模块，所述采样控制模块用于在获取完毕采样信号，对所述差分采样模块进行清零。
[0014]进一步，所述差分采样模块包括差分采样结构和第一延时单元，所述差分采样结构包括第一D触发器和第二D触发器；
[0015]所述第一D触发器包括第一时钟输入端和第一清零端；所述第二D触发器包括第二时钟输入端和第二Q输出端；
[0016]所述第一时钟输入端用于接入高频时钟信号，所述第二时钟输入端用于接入所述高频时钟信号；
[0017]所述第二Q输出端与所述第一延时单元的输入端连接，所述第一延时单元的输出端与所述第一清零端连接；
[0018]所述第二D触发器用于获取所述当前上升沿，所述第一D触发器用于获取所述下一个上升沿。
[0019]进一步，所述第一D触发器包括第一非Q输出端，所述波形放大模块包括第二延时单元和第一与门；
[0020]所述第二延时单元的输入端与所述第一非Q输出端连接，所述第二延时单元的输出端与所述第一与门的第一输入端连接，所述第一与门的第二输入端与所述第二Q输出端连接；
[0021]所述第二延时单元用于控制对所述采样信号进行周期扩展。
[0022]进一步，所述第一D触发器包括第一Q输出端，所述第二D触发器包括第二清零端，所述采样控制模块包括第三延时单元、第二与门、第四延时单元、第一或门和第一反相器；
[0023]所述第三延时单元的输入端与第一非Q输出端连接，所述第三延时单元的输出端与所述第二与门的第一输入端连接，所述第二与门的第二输入端与所述第一Q输出端连接，所述第二与门的输出端与所述第四延时单元的输入端连接，所述第四延时单元的输出端与所述第一或门的第一输入端连接，所述第一或门的第二输入端用于输入清零控制信号；
[0024]所述第一或门的输出端与所述第一反相器的输入端连接，所述第一反相器的输出端与所述第二清零端连接。
[0025]进一步，所述第一延时单元包括若干个反相器。
[0026]第二方面，本申请实施例提供一种高频时钟抖动测量装置，包括第一方面所述的一种高频时钟抖动测量电路和GPIO，所述高频时钟抖动测量电路与所述GPIO连接。
[0027]第三方面，本申请实施例提供一种高频时钟抖动测量系统，包括第三方面所述的一种高频时钟抖动测量装置和示波器，所述高频时钟抖动测量装置与所述示波器连接。
[0028]第四方面，本申请实施例提供一种高频时钟抖动测量方法，应用于如第一方面所述的一种高频时钟抖动测量电路，包括以下步骤：
[0029]利用差分采样模块对高频时钟信号进行采样，获取所述高频时钟信号的当前上升沿和下一个上升沿，所述当前上升沿和所述下一个上升沿组成采样信号；
[0030]利用波形放大模块对所述采样信号进行周期扩展以得到输出信号。
[0031]进一步，所述高频时钟抖动测量方法还包括以下步骤：
[0032]在获取完毕所述采样信号，对所述差分采样模块进行清零。
[0033]本专利技术的有益效果是：利用差分采样模块来实时采集芯片内的高频时钟信号的当前上升沿和下一个上升沿，利用波形放大模块对当前上升沿和下一个上升沿组成的采样信号进行周期扩展以得到包含完整抖动情况的输出信号，可应用于芯片内的高频时钟信号的抖动测量，而且本申请的技术方案具有实时性好、测量结果直观的特点。
附图说明
[0034]为了更清楚地说明本申请实施例或者现有技术中的技术方案，下面对本申请实施例或者现有技术中的相关技术方案附图作以下介绍，应当理解的是，下面介绍中的附图仅仅为了方便清晰表述本申请的技术方案中的部分实施例，对于本领域的技术人员来说，在
无需付出创造性劳动的前提下，还可以根据这些附图获取到其他附图。
[0035]下面结合附图和实施例对本专利技术做进一步的说明，其中：
[0036]图1为本专利技术的一种高频时钟抖动测量电路的电路原理图；
[0037]图2为本专利技术的一种波形示意图；
[0038]图3为本专利技术的高频时钟抖动测量系统的结构示意图；
[0039]图4为本专利技术一种高频时钟抖动测量方法的步骤流程图。
具体实施方式
[0040]本申请的说明书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或装置不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或装置固有的其它步骤或单元。
[0041]下面结合附图和实施例对本专利技术做进一步的说明。
[0042]针对现有技术中本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种高频时钟抖动测量电路，其特征在于，包括：差分采样模块，用于获取高频时钟信号的当前上升沿和下一个上升沿，所述当前上升沿和所述下一个上升沿组成采样信号；波形放大模块，用于对所述采样信号进行周期扩展以得到输出信号。2.根据权利要求1所述的一种高频时钟抖动测量电路，其特征在于，所述高频时钟抖动测量电路还包括采样控制模块，所述采样控制模块用于在获取完毕采样信号，对所述差分采样模块进行清零。3.根据权利要求1所述的一种高频时钟抖动测量电路，其特征在于，所述差分采样模块包括差分采样结构和第一延时单元，所述差分采样结构包括第一D触发器和第二D触发器；所述第一D触发器包括第一时钟输入端和第一清零端；所述第二D触发器包括第二时钟输入端和第二Q输出端；所述第一时钟输入端用于接入高频时钟信号，所述第二时钟输入端用于接入所述高频时钟信号；所述第二Q输出端与所述第一延时单元的输入端连接，所述第一延时单元的输出端与所述第一清零端连接；所述第二D触发器用于获取所述当前上升沿，所述第一D触发器用于获取所述下一个上升沿。4.根据权利要求3所述的一种高频时钟抖动测量电路，其特征在于，所述第一D触发器包括第一非Q输出端，所述波形放大模块包括第二延时单元和第一与门；所述第二延时单元的输入端与所述第一非Q输出端连接，所述第二延时单元的输出端与所述第一与门的第一输入端连接，所述第一与门的第二输入端与所述第二Q输出端连接；所述第二延时单元用于控制对所述采样信号进行周期扩展。5.根据权利要求4所述的一种高频时钟抖动测量电路，其特征在于，所述第一D触发器包括第一Q输出端，所述第二D触发器包括第二清零端，所述采样控制模块...
【专利技术属性】
技术研发人员：王一雄，
申请(专利权)人：王一雄，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。