与MRAM器件中磁电子元件上的导电层形成接触的方法技术

一种用来与磁电子元件上的导电层形成接触的方法，包含在介质区上形成存储器元件层。第一导电层（２６）被淀积在存储器元件层（１８）上。第一介质层（２８）被淀积在第一导电层（２６）上，并被图形化和腐蚀，以便形成第一掩蔽层（２８）。利用第一掩蔽层（２８），第一导电层（２６）被腐蚀。第二介质层（３６）被淀积在第一掩蔽层（２８）和介质区上。部分第二介质层（３６）被清除，以便暴露第一掩蔽层（２８）。第二介质层（３６）和第一掩蔽层（２８）经受化学腐蚀，使第一掩蔽层（２８）的腐蚀速率高于第二介质层（３６）的腐蚀速率。这一腐蚀暴露出第一导电层（２６）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及到磁电子器件，更确切地说是涉及到用来与磁电阻随机存取存储器中磁电子元件上的导电层形成接触的方法。
技术介绍
磁电子器件、自旋电子器件、以及自旋子器件，是利用主要由电子自旋引起的效应的各种器件的同义词。磁电子效应被用于各种信息器件，并提供非易失、可靠、抗辐射、以及高密度的数据储存和检索。磁电阻随机存取存储器(MRAM)是众所周知的磁电子器件。通常，磁电子信息器件由介质或其它绝缘材料分隔开的磁电子元件(例如巨磁电阻(GMR)元件或磁性隧道结(MTJ)元件)的阵列构成。与磁电子元件的一种电连接，是用导电层或重叠在磁元件上的电极来形成的。但电极结构的固有应力能够对磁电子元件的磁学性质造成不利的影响。因此，最好至少使上方的接触电极尽可能薄。但随着上方接触电极厚度的减小，在形成对上方接触电极的后续电接触的过程中的困难就增大了。对上方接触电极的整平常常导致超过上方接触电极的过度整平。此外，对任何上方接触电极的阵列进行的整平可能导致“边沿效应”，会损伤排列在阵列外侧上的磁电子元件。而且，由于目前形状比增大并要求额外的掩蔽步骤而难以产生到上方电极的通道，导致产率降低和生产成本增大。因此，提供一种用来与磁电子元件上的导电层形成接触的改进了的方法，是可取的。提供一种用来与磁电子元件阵列中的磁电子元件上的导电层形成接触的改进了的方法，也是可取的。而且，结合附图以及专利技术的背景，从本专利技术的后续详细描述和所附权利要求，本专利技术的其它可取的特点和特性将显而易见。附图说明以下参照附图来描述本专利技术，在附图中，相似的参考号表示相似的元件，且图1-7用剖面图示意地示出了根据本专利技术示例性实施方案的用来与MRAM器件的磁电子元件上的导电层形成接触的方法；图8用剖面图示意地示出了根据本专利技术另一示例性实施方案的用来与MRAM器件的磁电子元件上的导电层形成接触的方法；图9用剖面图示意地示出了根据本专利技术再一示例性实施方案的用来与MRAM器件的磁电子元件上的导电层形成接触的方法；图10-13用剖面图示意地示出了根据本专利技术示例性实施方案的用来与MRAM器件的磁电子元件阵列的磁电子元件上的导电层形成接触的方法；而图14-15用剖面图示意地示出了根据本专利技术另一示例性实施方案的用来与MRAM器件的磁电子元件阵列的磁电子元件上的导电层形成接触的方法。具体实施例方式本专利技术的下列详细描述仅仅是示例性的，而不是为了限制本专利技术及其应用。而且，不是为了受限于上述本专利技术背景中所述的任何理论或本专利技术的下列详细描述。现在参照附图，图1-7示出了根据本专利技术一个示例性实施方案的用来与MRAM器件的磁电子元件上的导电层形成接触的方法。图1是MRAM器件的部分制造的磁电子元件结构10的剖面图。此方法开始于提供其中形成有导体14的介质区12。介质区12可以由诸如二氧化硅(SiO2)之类的任何适当的介质材料组成。导体14可以包含诸如铝(Al)、铝合金、铜(Cu)、以及铜合金之类的任何适当的导电材料，并可以包括诸如钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、或钛钨(TiW)之类的势垒材料。虽然未示出，但导体14典型地诸如被栓塞导体或互连叠层中的一系列导体电连接到形成在诸如硅衬底的半导体衬底中的晶体管。这些晶体管在读出操作中被用来读取磁电子元件的内容。此外，介质区12可以包含多个编程线(未示出)，典型地称为数字线，各个数字线为后续形成的磁电子元件的编程提供磁场。在本专利技术的一个示例性实施方案中，第一导电层16被淀积在介质区12和导体14上，并与导体14电连接。如此处所用的那样，术语“层”意味着一个层或一个组合或者多个层或子层。第一导电层16可以由任何适当的导电材料组成。第一导电层16优选由钽(Ta)、钨(W)、钛(Ti)、铝(Al)、氮化钽(TaN)、或它们的组合或合金组成，第一导电层16由钽组成更优选。然后，存储器元件层18被淀积在第一导电层16上。存储器元件层18包含形成诸如MTJ元件或GMR元件之类的存储器元件的材料。在本专利技术的一个示例性实施方案中，存储器元件包含MTJ元件，且存储器元件层18包含第一磁性层(或层的组合)20、隧道势垒层(或层的组合)22、以及第二磁性层(或层的组合)24，可以用诸如物理气相淀积(PVD)、离子束淀积之类的方法将它们淀积在第一导电层16上。第一和第二磁性层20和24可以包含诸如镍(Ni)、铁(Fe)、钴(Co)、或它们的合金之类的任何数目的磁性材料。或者，第一和第二磁性层20和24可以包含诸如镍铁(NiFe)、镍铁钴(NiFeCo)、或钴铁(CoFe)或它们的合金之类的复合磁性材料。此外，第一和第二磁性层20和24可以包含诸如铂(Pt)、铱(Ir)、锰(Mn)、铝(Al)、钌(Ru)、锇(Os)、或钽(Ta)、或它们的合金之类的其它材料。隧道势垒层22优选包含氧化铝(AlOx，其中0＜x≤1.5)，但根据本专利技术，能够采用诸如氮化铝或镍、铁、钴的氧化物、或它们的合金之类的任何数目的绝缘体或半导体。第一磁性层20用作硬磁性层，磁化在其中被钉扎即固定，而第二磁性层24中的磁化方向可在二种磁性状态之间自由转换。可以用下列方法来形成隧道势垒层22。铝膜被淀积在第一磁性层20上，然后，用RF氧等离子体之类的氧化源对铝膜进行氧化。作为另一种方法，铝与氧化物一起被淀积在第一磁性层20上，然后在加热或不加热的氧环境中进行氧化。第一和第二磁性层20和24的厚度约为5-500埃。隧道势垒层22的厚度约为5-30埃。在另一示例性实施方案中，由于第一磁性层典型地包含导电材料，故第一磁性层20可以被淀积在介质区12上，并可以与导体14电接触。在淀积第二磁性层24之后，第二导电层26被淀积在第二磁性层24上。第二导电层26可以由任何适当的导电材料形成。第二导电层26优选由或钽(Ta)、钨(W)、钛(Ti)、铝(Al)、氮化钽(TaN)、或它们的组合或合金组成，第二导电层26由钽组成更优选。参照图2，介质材料被淀积在第二导电层26上，并用标准和众所周知的技术图形化，以便形成第一掩蔽层28。第一掩蔽层28优选由诸如原硅酸四乙酯产生的二氧化硅(TEOS)、等离子体增强的氮化物(PEN)、氮化硅(Si3N4)、二氧化硅之类的任何适当的介质材料组成。第二导电层26然后被腐蚀成其横向尺寸对应于第一掩蔽层28的横向尺寸。可以用诸如干法腐蚀、离子研磨工艺、反应离子刻蚀(RIE)之类的适当腐蚀工艺来腐蚀第二导电层26。可以用干法腐蚀来部分地腐蚀第二磁性层24，并用氧化或氮化技术将第二磁性层24的剩余暴露部分改变成包含介电性质的材料。更具体地说，第二磁性层24的暴露部分被转变成绝缘部分30。在将第二磁性层24的暴露部分被转变成绝缘部分30的过程中，第一掩蔽层28保护了第二磁性层24的未被暴露的部分，致使在发生氧化或氮化之后，就确定了保持金属性的有源部分32，并在绝缘部分现在所处的地方确定了无源部分即介电绝缘体30。在2000年12月26日提交的题为“磁性随机存取存储器及其制造方法”的美国专利No.6165803中，可以找到有关磁性材料形成绝缘材料的氧化和氮化的其它信息，此专利的整个内容在此处被列为参考。有源部分32的横向尺寸对应于同时形成的MTJ元件34的横向本文档来自技高网...

【技术保护点】
一种用来与磁电子元件上的导电层形成接触的方法，它包含下列步骤：　　　　在介质区上形成存储器元件层；　　　　在所述存储器元件层上淀积第一导电层；　　　　在所述第一导电层上淀积第一介质层；　　　　对所述第一介质层进行图形化和腐蚀，以便形成第一掩蔽层；　　　　利用所述第一掩蔽层，腐蚀所述第一导电层；　　　　在所述第一掩蔽层和所述介质区上淀积第二介质层，所述第二介质层包含不同于所述第一介质层的材料；　　　　清除部分所述第二介质层，以便暴露所述第一掩蔽层；以及　　　　对所述第二介质层和所述第一掩蔽层进行化学腐蚀，使所述第一掩蔽层的腐蚀速率大于所述第二介质层的腐蚀速率，对所述第一掩蔽层的所述腐蚀暴露出所述第一导电层。

【技术特征摘要】
【国外来华专利技术】US 2003-4-22 10/421,0961.一种用来与磁电子元件上的导电层形成接触的方法，它包含下列步骤在介质区上形成存储器元件层；在所述存储器元件层上淀积第一导电层；在所述第一导电层上淀积第一介质层；对所述第一介质层进行图形化和腐蚀，以便形成第一掩蔽层；利用所述第一掩蔽层，腐蚀所述第一导电层；在所述第一掩蔽层和所述介质区上淀积第二介质层，所述第二介质层包含不同于所述第一介质层的材料；清除部分所述第二介质层，以便暴露所述第一掩蔽层；以及对所述第二介质层和所述第一掩蔽层进行化学腐蚀，使所述第一掩蔽层的腐蚀速率大于所述第二介质层的腐蚀速率，对所述第一掩蔽层的所述腐蚀暴露出所述第一导电层。2.权利要求1的方法，所述形成存储器元件层的步骤包含在所述介质区上形成第一磁性层，在所述第一磁性层上形成隧道势垒层，以及在所述隧道势垒层上形成第二磁性层。3.权利要求1的方法，淀积所述第一介质层的步骤包含淀积由等离子体增强氮化物组成的所述第一介质层，且淀积所述第二介质层的步骤包含淀积由原硅酸四乙酯产生的二氧化硅形成的所述第二介质层。4.权利要求1的方法，其中，所述腐蚀步骤导致所述存储器元件层的暴露部分，所述方法还包含在所述腐蚀步骤之后和所述淀积第二介质层步骤之前所执行的下列步骤在所述存储器元件层的所述暴露部分和所述第一掩蔽层上淀积第三介质层；对所述第三介质层进行图形化和腐蚀，以便形成第二掩蔽层；以及利用所述第二掩蔽层，对所述存储器元件层的所述暴露部分进行腐蚀。5.权利要求4的方法，清除部分所述第二介质层的步骤还包含清除部分所述第二掩蔽层。6.权利要求1的方法，还包含在所述形成存储器元件层的步骤之前，在所述介质区上淀积第二导电层的步骤。7.权利要求1的方法，所述清除部分所述第二介质层的步骤，包含用化学机械抛光、电化学机械抛光、以及腐蚀之一来清除所述部分的所述第二介质层。8.权利要求1的方法，还包含在所述第一导电层上淀积互连层的步骤，所述互连层与所述第一导电层电连接。9.权利要求1的方法，还包含下列步骤在所述第二介质层和所述第一导电层上淀积第三介质层；以及对所述第三介质层进行腐蚀，以便在部分所述第一导电层上形成隔离区。10.一种制造磁电子元件结构的方法，此方法包含下列步骤在介质区上形成第一磁性层；在所述第一磁性层上形成隧道势垒层；在所述隧道势垒层上形成第二磁性层；在所述第二磁性层上淀积第一导电层；在所述第一导电层上淀积第一介质层；对所述第一介质层进行图形化和腐蚀，以便形成第一掩蔽层；利用所述第一掩蔽层，腐蚀所述第一导电层，对所述第一掩蔽层的所述腐蚀暴露出部分所述第二磁性层；对所述第二磁性层的所述暴露部分进行转变，以便形成所述第二磁性层的绝缘无源部分和有源部分，所述有源部分包含磁性隧道结元件部分，而所述绝缘无源部分包含绝缘体；在所述第一掩蔽层和所述第二磁性层的绝缘无源部分上淀积第二介质层，所述第二介质层包含不同于所述第一介质层的材料；清除部分所述第二介质层，以便暴露所述第一掩蔽层；以及对所述第二介质层和所述第一掩蔽层进行化学腐蚀，使所述第一掩蔽层的腐蚀速率大于所述第二介质层的腐蚀速率，所述第一掩蔽层的所述腐蚀暴露出所述第一导电层。11.权利要求10的方法，淀积第一介质层的步骤包含淀积由等离子体增强氮化物组成的所述第一介质层，且淀积第二介质层的步骤包含淀积由原硅酸四乙酯产生的二氧化硅形成的所述第二介质层。12.权利要求10的方法，还包含在所述转变步骤之后和所述淀积第二介质层步骤之前的下列步骤在所述第一掩蔽层和所述第二磁性层的所述绝缘无源部分上淀积第三介质层；对所述第三介质层进行图形化和腐蚀，以便形成第二掩蔽层；以及利用所述第二掩蔽层，对所述第二磁性层的所述绝缘无源部分、所述隧道势垒层、以及所述第一磁性层进行腐蚀。13.权利要求12的方法，清除部分所述第二介质层的步骤还包含清除部分所述第二掩蔽层。14.权利要求10的方法，还包含在所述形成第一磁性层的步骤之前，在所...

【专利技术属性】
技术研发人员：格雷格里W格里恩柯维奇，布莱恩R布彻，马克A杜尔拉姆，凯利凯勒，查尔斯A斯奈德尔，肯尼斯H史密斯，克拉伦斯J特拉希，理查德威廉斯，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]