一种压控振荡器的电容耦合输出缓冲电路制造技术

本实用新型专利技术提供一种压控振荡器的电容耦合输出缓冲电路，输入端和输出端之间依次设置有压控振荡器、第一电容、第一倒相器和第二倒相器；第一倒相器包括：第一P沟道MOS晶体管和第一N沟道MOS晶体管，第一P沟道MOS晶体管和第一N沟道MOS晶体管串联于电源端和接地端之间，并且在第一P沟道MOS晶体管和第一N沟道MOS晶体管之间跨接有MOS晶体管组，MOS晶体管组的栅极连接EN信号端和ENN信号端；还包括第三N沟道MOS晶体管，第三N沟道MOS晶体管的栅极连接ENN信号端，第三N沟道MOS晶体管的源极接地，第三N沟道MOS晶体管的漏极连接第一N沟道MOS晶体管的栅极。实现了在使能关闭模式下的输出缓冲电路能实现零功耗。路能实现零功耗。路能实现零功耗。

【技术实现步骤摘要】
一种压控振荡器的电容耦合输出缓冲电路


[0001]本技术涉及电路
，尤其涉及一种压控振荡器的电容耦合输出缓冲电路。

技术介绍

[0002]如图1所示，现有的压控振荡器的电容耦合输出缓冲电路的输入和输出之间依次设置有相互串联的隔直电容C1、第一倒相器和第二倒相器，其中，第一倒相器包括第一P沟道MOS晶体管MP1和第一N沟道MOS晶体管MN1，第一P沟道MOS晶体管MP1和第一N沟道MOS晶体管MN1串联于电源端和接地端之间，并且在第一P沟道MOS晶体管MP1和第一N沟道MOS晶体管MN1之间跨接有第一电阻R1，其中，第二倒相器包括第二P沟道MOS晶体管MP2和第二N沟道MOS晶体管MN2，第二P沟道MOS晶体管MP2和第二N沟道MOS晶体管MN2串联于电源端和接地端之间；
[0003]由于电容耦合输出缓冲电路的输入和输出之间设置有跨接了第一电阻R1的第一倒相器，从而导致当使能控制关闭时，电容耦合输出缓冲电路无法关闭，即第一电阻R1的存在会让第一P沟道MOS晶体管MP1和第一N沟道MOS晶体管MN1组成的第一倒相器的输出维持在一个中间本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种压控振荡器的电容耦合输出缓冲电路，其特征在于，输入端和输出端之间依次设置有压控振荡器(VCO)、第一电容(C1)、第一倒相器和第二倒相器，所述输入端包括EN信号端(EN)和输入控制电压(V)，所述输入控制电压(V)为所述压控振荡器(VCO)的控制电压；所述第一倒相器包括：第一P沟道MOS晶体管(MP1)和第一N沟道MOS晶体管(MN1)，所述第一P沟道MOS晶体管(MP1)和所述第一N沟道MOS晶体管(MN1)串联于电源端(Vdd)和接地端(GND)之间，并且在所述第一P沟道MOS晶体管(MP1)和所述第一N沟道MOS晶体管(MN1)之间跨接有MOS晶体管组，所述MOS晶体管组的栅极连接EN信号端(EN)和ENN信号端(ENN)；所述第一电容(C1)连接在所述压控振荡器(VCO)和所述第一N沟道MOS晶体管(MN1)的栅极之间；还包括第三N沟道MOS晶体管(MN3)，所述第三N沟道MOS晶体管(MN3)的栅极连接ENN信号端(ENN)，所述第三N沟道MOS晶体管(MN3)的源极接地，所述第三N沟道MOS晶体管(MN3)的漏极连接所述第一N沟道MOS晶体管(MN1)的栅极；所述第二倒相器包括第二P沟道MOS晶体管(MP2)和第二N沟道MOS晶体管(MN2)，所述第二P沟道MOS晶体管(MP2)和所述第二N沟道MOS晶体管(MN2)串联于电源端(Vdd)和接地端(GND)之间。2.如权利要求1所述的压控振荡器的电容耦合输出缓冲电路，其特征在于，所述MOS晶体管组包括多个串联的mos管。3.如权利要求1所述的压控振荡器的电容耦合输出缓冲电路，其特征在于，所述MOS晶体管组包括至少一个子P沟道MOS晶体管和至少一个子N沟道MOS晶体管，所述MOS晶体管组中的子P沟道MOS晶体管和子N沟道MOS晶体管的数量一致。4.如权利要求3所述的压控振荡器的电容耦合输出缓冲电路，其特征在于，所述子N沟道MOS晶体管的栅极连接所述EN信号端(EN)，所述子P沟道MOS晶体管的栅极连接所述ENN信号端(ENN)。5.如权利要求4所述的压控振荡器的电容耦合输出缓冲电路，其特征在于，于所述MOS晶体管组中包括一个子P沟道MOS晶体管和一个子N沟道MOS晶体管时；所述子N沟道MOS晶体管的源极连接所述第一N沟道MOS晶体管(MN1)的栅极，所述子N沟道MOS晶体管的漏极连接所述第一N沟道MOS晶体管(MN1)的漏极；所述子P沟道MOS晶体管的源极或漏极连接所述第一N沟道MOS晶体管(MN1)的栅极，所述子P沟道MOS晶体管的漏极或源极连...

【专利技术属性】
技术研发人员：刘辉，
申请(专利权)人：杭州雄迈集成电路技术股份有限公司，
类型：新型
国别省市：