链路静电阻抗器的阻抗匹配设计方法、装置、印制电路板制造方法及图纸

技术编号:31917846 阅读:18 留言:0更新日期:2022-01-15 13:00
本申请公开了一种链路静电阻抗器的阻抗匹配设计方法、装置、设备、计算机可读存储介质及印制电路板,以缩小静电阻抗器在链路侧的焊盘的电气接触面积的方式实现静电阻抗器的阻抗匹配,无需进行挖洞处理,根据待优化链路模型中待优化静电阻抗器所在链路的走线部分的第一阻抗值和待优化静电阻抗器在链路侧的第一初始焊盘处的第二阻抗值的差值以及第一初始焊盘的最小允许电气接触面积,对第一初始焊盘的电气接触面积进行缩小化处理后,输出优化后的链路模型,实现了在不影响板卡走线布局的前提下对静电阻抗器进行了阻抗匹配优化,在适应高密走线需求的同时提高了信号质量。应高密走线需求的同时提高了信号质量。应高密走线需求的同时提高了信号质量。

【技术实现步骤摘要】
链路静电阻抗器的阻抗匹配设计方法、装置、印制电路板


[0001]本申请涉及高速信号传输
,特别是涉及一种链路静电阻抗器的阻抗匹配设计方法、装置、设备、计算机可读存储介质及印制电路板。

技术介绍

[0002]在传统数字系统中,信号传输速率较小,互连对信号来说是透明的,互连对系统和信号造成的影响可以忽略不计,不会有信号完整性的问题。随着计算机以及大数据等技术的发展,现在到了一个数据大爆炸的时代,对传输和处理数据的要求越来越高。这就要求我们整个数据处理系统要有更高的带宽和更快的信号传输速率。这对我们的系统设计提出了巨大的挑战,随着信号数率的提高,就会带来信号完整性的问题。信号完整性问题往往决定着整个硬件系统设计成功的关键。
[0003]某些高速链路中需要放置静电阻抗器(Electro

Static discharge,ESD),以用于静电防护,如通用串行总线(Universal Serial Bus,USB)电路。静电阻抗器一般串接在链路中使用,静电阻抗器的两个焊盘(PAD),一端焊盘连接链路,另一端焊盘引线接地。由于焊盘的电容效应,焊盘处的阻抗值偏小,这造成链路的阻抗不匹配,易引起信号完整性问题。为了调节焊盘处的阻抗,通常在焊盘处的参考层进行挖洞处理,以达到阻抗匹配的目的,提高信号的质量。
[0004]然而,虽然对焊盘进行挖洞处理可以优化阻抗,但挖洞处理会影响次外层走线,即挖洞位置对应的次外层不能走线,这样缩小了走线的范围,影响了走线布局。若走线空间有限,就无法进行挖洞处理,但这又会给信号质量带来风险。
[0005]提供一种减小对走线影响的静电阻抗器阻抗优化方法,是本领域技术人员需要解决的技术问题。

技术实现思路

[0006]本申请的目的是提供一种链路静电阻抗器的阻抗匹配设计方法、装置、设备、计算机可读存储介质及印制电路板,实现了在减少走线影响的前提下优化静电阻抗器的阻抗匹配。
[0007]为解决上述技术问题,本申请提供一种链路静电阻抗器的阻抗匹配设计方法,包括:
[0008]在待优化链路模型中,获取待优化静电阻抗器所在链路的走线部分的第一阻抗值和所述待优化静电阻抗器在所述链路侧的第一初始焊盘处的第二阻抗值;
[0009]获取所述待优化静电阻抗器在所述待优化链路模型中所述第一初始焊盘的最小允许电气接触面积;
[0010]根据所述第一阻抗值与所述第二阻抗值的差值以及所述最小允许电气接触面积,对所述第一初始焊盘的电气接触面积进行缩小化处理;
[0011]输出优化后的链路模型。
[0012]可选的,所述根据所述第一阻抗值与所述第二阻抗值的差值以及所述最小允许电气接触面积,对所述第一初始焊盘的电气接触面积进行缩小化处理,具体包括:
[0013]将所述第一初始焊盘的电气接触面积、所述第一阻抗值、所述第二阻抗值、所述待优化链路模型所在的印制电路板的叠层厚度和所述印制电路板的介电常数,代入预设的函数关系式,输出所述第一初始焊盘的参考电气接触面积;
[0014]在不小于所述最小允许电气接触面积的前提下,在所述参考电气接触面积的预设范围内,对所述第一初始焊盘的电气接触面积进行缩小化处理并进行仿真后更新所述第二阻抗值;
[0015]当所述第一阻抗值与所述第二阻抗值的差值降至预设差值时,确定对应的电气接触面积为所述第一初始焊盘进行缩小化处理后的电气接触面积。
[0016]可选的,在所述输出优化后的链路模型之前,还包括:
[0017]根据在所述待优化链路模型中所述待优化静电阻抗器接地处的空余空间面积,增加所述待优化静电阻抗器接地处的第二初始焊盘的焊接面积。
[0018]可选的,在所述输出优化后的链路模型之前,还包括:
[0019]根据在所述待优化链路模型中所述待优化静电阻抗器接地处的空余空间面积,对所述待优化静电阻抗器增设除缩小化处理的所述第一初始焊盘和所述待优化静电阻抗器接地处的第二初始焊盘之外的非电气连接焊盘。
[0020]可选的,还包括:
[0021]获取原始链路模型;
[0022]在所述原始链路模型中,提取所述待优化静电阻抗器所涉及到的链路模型,得到所述待优化链路模型。
[0023]可选的,在所述对所述第一初始焊盘的电气接触面积进行缩小化处理之后,在所述输出优化后的链路模型之前,还包括:
[0024]若进行缩小化处理后的所述第一初始焊盘的电气接触面积达到所述最小允许电气接触面积,而此时所述第一阻抗值与所述第二阻抗值的差值未降至预设差值之下,通过仿真确定用于优化所述待优化静电阻抗器的阻抗匹配的挖洞位置;
[0025]在所述挖洞位置进行挖洞处理。
[0026]为解决上述技术问题,本申请还提供一种印制电路板,包括设于链路走线中的静电阻抗器,所述静电阻抗器的链路侧的第一焊盘为在第一初始焊盘的基础上进行电气接触面积缩小化处理后的焊盘;
[0027]对所述第一初始焊盘进行电气接触面积缩小化处理,具体包括:
[0028]在待优化链路模型中,获取待优化静电阻抗器所在链路的走线部分的第一阻抗值和所述第一初始焊盘处的第二阻抗值;
[0029]获取所述待优化静电阻抗器在所述待优化链路模型中所述第一初始焊盘的最小允许电气接触面积;
[0030]根据所述第一阻抗值与所述第二阻抗值的差值以及所述最小允许电气接触面积,对所述第一初始焊盘的电气接触面积进行缩小化处理;
[0031]输出优化后的链路模型。
[0032]为解决上述技术问题,本申请还提供一种链路静电阻抗器的阻抗匹配设计装置,
包括:
[0033]测量单元,用于在待优化链路模型中,获取待优化静电阻抗器所在链路的走线部分的第一阻抗值和所述待优化静电阻抗器在所述链路侧的第一初始焊盘处的第二阻抗值;
[0034]第一获取单元,用于获取所述待优化静电阻抗器在所述待优化链路模型中所述第一初始焊盘的最小允许电气接触面积;
[0035]第一优化单元,用于根据所述第一阻抗值与所述第二阻抗值的差值以及所述最小允许电气接触面积,对所述第一初始焊盘的电气接触面积进行缩小化处理;
[0036]输出单元,用于输出优化后的链路模型。
[0037]为解决上述技术问题,本申请还提供一种链路静电阻抗器的阻抗匹配设计设备,包括:
[0038]存储器,用于存储指令,所述指令包括上述任意一项所述链路静电阻抗器的阻抗匹配设计方法的步骤;
[0039]处理器,用于执行所述指令。
[0040]为解决上述技术问题,本申请还提供一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现如上述任意一项所述链路静电阻抗器的阻抗匹配设计方法的步骤。
[0041]本申请所提供的链路静电阻抗器的阻抗匹配设计方法,以缩小静电阻抗器在链路侧的焊盘的电气接触面积的方式实现静电阻抗器的阻抗匹配,无需进行挖洞处理,具体来说,通过测得待优化链路本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种链路静电阻抗器的阻抗匹配设计方法,其特征在于,包括:在待优化链路模型中,获取待优化静电阻抗器所在链路的走线部分的第一阻抗值和所述待优化静电阻抗器在所述链路侧的第一初始焊盘处的第二阻抗值;获取所述待优化静电阻抗器在所述待优化链路模型中所述第一初始焊盘的最小允许电气接触面积;根据所述第一阻抗值与所述第二阻抗值的差值以及所述最小允许电气接触面积,对所述第一初始焊盘的电气接触面积进行缩小化处理;输出优化后的链路模型。2.根据权利要求1所述的阻抗匹配设计方法,其特征在于,所述根据所述第一阻抗值与所述第二阻抗值的差值以及所述最小允许电气接触面积,对所述第一初始焊盘的电气接触面积进行缩小化处理,具体包括:将所述第一初始焊盘的电气接触面积、所述第一阻抗值、所述第二阻抗值、所述待优化链路模型所在的印制电路板的叠层厚度和所述印制电路板的介电常数,代入预设的函数关系式,输出所述第一初始焊盘的参考电气接触面积;在不小于所述最小允许电气接触面积的前提下,在所述参考电气接触面积的预设范围内,对所述第一初始焊盘的电气接触面积进行缩小化处理并进行仿真后更新所述第二阻抗值;当所述第一阻抗值与所述第二阻抗值的差值降至预设差值时,确定对应的电气接触面积为所述第一初始焊盘进行缩小化处理后的电气接触面积。3.根据权利要求1所述的阻抗匹配设计方法,其特征在于,在所述输出优化后的链路模型之前,还包括:根据在所述待优化链路模型中所述待优化静电阻抗器接地处的空余空间面积,增加所述待优化静电阻抗器接地处的第二初始焊盘的焊接面积。4.根据权利要求1所述的阻抗匹配设计方法,其特征在于,在所述输出优化后的链路模型之前,还包括:根据在所述待优化链路模型中所述待优化静电阻抗器接地处的空余空间面积,对所述待优化静电阻抗器增设除缩小化处理的所述第一初始焊盘和所述待优化静电阻抗器接地处的第二初始焊盘之外的非电气连接焊盘。5.根据权利要求1所述的阻抗匹配设计方法,其特征在于,还包括:获取原始链路模型;在所述原始链路模型中,提取所述待优化静电阻抗器所涉及到的链路模型,得到所述待优化链路模型。6.根据权利要...

【专利技术属性】
技术研发人员:房志军
申请(专利权)人:苏州浪潮智能科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1