【技术实现步骤摘要】
本专利技术一般地涉及集成电路测试电路，更具体地说，涉及晶片上专用测量数据预处理器电路。
技术介绍
半导体电路速度和其他性能因素是目前的处理系统中的关键限制并且随着技术的进步可预见地将变为更关键的限制。随着现有技术被推动到其极限，产出和性能分析以及测试对于半导体芯片电路设计来说变得更加必要。历史上，使用预测基于环境和过程变化的电路性能的程序来模拟电路设计。近来，在芯片或切口(kerf)上结合了测试电路，其提供了与基于环境和过程变化的电路性能有关的有用信息。一种被实现为测试电路延迟的常用电路是环形计数器，其在取决于环的周围的总电路延迟的频率处振荡。可以实现其他电路来确定过渡时间和其他依赖于过程/环境的性能变量。通常，使用测试器来测量上述电路的输出，所述测试器从所述电路提取所需的测量数据并对提取的测量数据执行分析计算。通常，执行预测给定电路和过程的产出/性能行为的统计分析。所述统计计算既是输入数据密集的又是计算密集的。典型的测试器-晶片连接的带宽被限制在大约100Mhz，而现有电路工作在接近5Ghz和更高的频率。如果可以执行测量数据的某些预处理减少，则测试和分析速度...
【技术保护点】
一种用于预处理晶片的性能变量测量以便在后续的统计分析中使用的方法，所述方法包括：从所述晶片内的测量电路接收测量值序列；在所述晶片内的分析电路中第一次累加所述测量值序列的和；在所述分析电路中第二次累加每个所述测量值序列 的平方的第二个和；在所述分析电路中第三次累加每个所述测量值序列的立方的第三个和；以及读取所述分析电路的输出以将所述累加的结果传输到外部处理系统以便计算所述测量值序列的统计矩。
【技术特征摘要】
US 2005-4-19 11/109,0921.一种用于预处理晶片的性能变量测量以便在后续的统计分析中使用的方法，所述方法包括从所述晶片内的测量电路接收测量值序列；在所述晶片内的分析电路中第一次累加所述测量值序列的和；在所述分析电路中第二次累加每个所述测量值序列的平方的第二个和；在所述分析电路中第三次累加每个所述测量值序列的立方的第三个和；以及读取所述分析电路的输出以将所述累加的结果传输到外部处理系统以便计算所述测量值序列的统计矩。2.根据权利要求1的方法，还包括对于所述测量值中的每个测量值，在所述分析电路中判定每个测量值是否大于存储的最大测量值或小于存储的最小测量值；响应于判定给定的测量值大于所述存储的最大测量值，使用所述给定的测量值来替换所述存储的最大测量值；响应于判定给定的测量值小于所述存储的最小测量值，使用所述给定的测量值来替换所述存储的最小测量值，并且其中所述读取还读取所述存储的最小测量值和所述存储的最大测量值以便确定所述外部处理系统中的所述测量值的范围。3.根据权利要求2的方法，还包括对于所述测量值中的每个测量值，递增从与每个测量值一致的直方图表选择的直方图表值，以便为所述测量值序列中遇到的每个值累加所述分析电路中的多个直方图计数，并且其中所述读取还读取所述直方图计数以便将直方图数据提供给所述外部处理系统。4.根据权利要求3的方法，还包括选择与所述存储的最大测量值和所述存储的最小测量值一致的所述测量值中的每个测量值的部分域以便将所述测量值的范围定标到所述直方图表的地址范围。5.根据权利要求1的方法，还包括对于所述测量值中的每个测量值，递增与每个测量值一致的选择的直方图表值，以便为所述测量值序列中遇到的每个值累加所述分析电路中的多个直方图计数，并且其中所述读取还读取所述直方图计数以便将直方图数据提供给所述外部处理系统。6.根据权利要求1的方法，还包括从由所述测量值序列索引的所述分析电路内的查找表中提取整数值以便确定每个测量值的平方和立方，并且其中所述第二和第三次累加累加所述提取的整数值中的相应值。7.根据权利要求1的方法，还包括在所述分析电路内将每个测量值与自身相乘以获得所述测量值的平方；以及在所述分析电路内将所述平方与所述每个测量值相乘以获得所述测量值的立方，并且其中所述第二次累加累加每个平方并且所述第三次累加累加每个立方。8.一种布置在晶片上以预处理来自所述晶片上的另一个电路的性能变量测量以便由外部处理系统进行后续统计分析的电路，所述电路包括用于从测量电路接收测量值序列的寄存器；用于累加所述测量值序列的和的第一累加器；用于累加所述测量值序列的平方的第二个和的第二累加器；用于累加所述测量值序列的立方的第三个和的第三累加器；以及用于将所述累加器的值传输给所述外部处理系统以便计算所述测量值序列的...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。