带有包裹埋层的Si基AlGaN/GaN高电子迁移率晶体管及制备方法技术

本发明专利技术涉及一种带有包裹埋层的Si基AlGaN/GaN高电子迁移率晶体管及制备方法，高电子迁移率晶体管包括依次层叠的Si衬底、AlN成核层、AlGaN阶变层、GaN缓冲层和AlGaN势垒层，其中，所述Si衬底中设置有N型埋层和隔离层，所述隔离层设置在所述Si衬底和所述N型埋层之间且包裹所述N型埋层。该高电子迁移率晶体管在Si衬底中设置N型埋层和隔离层，隔离层不会将N型埋层中的N型杂质完全掩蔽，N型杂质可以扩散进入Si衬底，从而抵消上层结构中Al扩散引入Si衬底的P型沟道浓度，从而提高衬底电阻率，降低器件的射频损耗。降低器件的射频损耗。降低器件的射频损耗。

【技术实现步骤摘要】
带有包裹埋层的Si基AlGaN/GaN高电子迁移率晶体管及制备方法


[0001]本专利技术属于半导体，具体涉及一种带有包裹埋层的Si基AlGaN/GaN高电子迁移率晶体管及制备方法。

技术介绍

[0002]GaN作为第三代宽禁带半导体材料的典型代表，由于其禁带宽度较大(3.4ev)、大的击穿电场强度、抗辐射能力强等优势，被广泛应用于射频器件、发光二极管和功率电子器件中。AlGaN/GaN高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)作为常用的GaN结构，由于具有高的二维电子气迁移率、二维电子气密度而被广泛应用于新兴的5G通讯、雷达和太空探索等多个领域，但这也对AlGaN/GaN HEMT器件的射频性能提出了很高的要求。
[0003]常规的AlGaN/GaN HENT异质外延的衬底由SiC、蓝宝石和Si衬底。虽然SiC性能最好，但是由于大尺寸衬底较为昂贵，故而限制了其大规模商业化应用；而蓝宝石衬底则因为热导率较差，应用也受到限制。相比之下Si的衬底便宜且热导率更高，并且可以与Si传统工艺相兼容，得到了广泛关注。但是硅基AlGaN/GaN HEMT的射频损耗较大，其中一个射频损耗的来源是Al扩散进入硅衬底形成的P型导电沟道造成的，这一导电沟道会增加额外射频损耗，同时使得衬底的电阻率降低，射频损耗提高。

技术实现思路

[0004]为了解决现有技术中存在的上述问题，本专利技术提供了一种带有包裹埋层的Si基AlGaN/GaN高电子迁移率晶体管及制备方法。本专利技术要解决的技术问题通过以下技术方案实现：
[0005]本专利技术实施例提供了一种带有包裹埋层的Si基AlGaN/GaN高电子迁移率晶体管，包括依次层叠的Si衬底、AlN成核层、AlGaN阶变层、GaN缓冲层和AlGaN势垒层，其中，
[0006]所述Si衬底中设置有N型埋层和隔离层，所述隔离层设置在所述Si衬底和所述N型埋层之间且包裹所述N型埋层。
[0007]在本专利技术的一个实施例中，所述N型埋层的掺杂元素包括P和As；当掺杂元素为P时，掺杂浓度为10
13
‑
10
14
cm
‑3；当掺杂元素为As时，掺杂浓度为10
14
‑
10
16
cm
‑3。
[0008]在本专利技术的一个实施例中，所述隔离层的材料包括SiO2，厚度为1.5
‑
2nm。
[0009]在本专利技术的一个实施例中，所述N型埋层四周的所述隔离层的厚度均相等。
[0010]在本专利技术的一个实施例中，所述AlN成核层包括第一AlN成核层和第二AlN成核层，其中，所述第二AlN成核层位于所述第一AlN成核层上，所述第二AlN成核层的成核温度大于所述第一AlN成核层的成核温度。
[0011]在本专利技术的一个实施例中，所述AlGaN阶变层包括第一AlGaN层和第二AlGaN层，其中，所述第二AlGaN层位于所述第一AlGaN层上，所述第二AlGaN层的Al组分质量分数大于所
述第一AlGaN层的Al组分质量分数。
[0012]在本专利技术的一个实施例中，还包括预铺铝层，其中，所述预铺铝层位于所述Si衬底和所述AlN成核层之间。
[0013]在本专利技术的一个实施例中，所述预铺铝层的厚度为小于10nm。
[0014]本专利技术的另一个实施例提供了一种带有包裹埋层的Si基AlGaN/GaN高电子迁移率晶体管的制备方法，包括步骤：
[0015]S1、在Si片中制备第一隔离子层；
[0016]S2、对所述第一隔离子层的表层进行离子注入，形成N型埋层；
[0017]S3、在所述第一隔离子层和所述N型埋层上生长第二隔离子层，形成隔离层；
[0018]S4、在所述Si片、所述第二隔离子层上生长单晶硅，形成Si衬底；
[0019]S5、在所述Si衬底上依次制备AlN成核层、AlGaN阶变层、GaN缓冲层、AlGaN势垒层。
[0020]在本专利技术的一个实施例中，步骤S4和S5之间还包括步骤：
[0021]在所述Si衬底上制备预铺铝层。
[0022]与现有技术相比，本专利技术的有益效果：
[0023]本专利技术的高电子迁移率晶体管在Si衬底中设置N型埋层和隔离层，隔离层不会将N型埋层中的N型杂质完全掩蔽，N型杂质可以扩散进入Si衬底，从而抵消上层结构中Al扩散引入Si衬底的P型沟道浓度，从而提高衬底电阻率，降低器件的射频损耗。
附图说明
[0024]图1为本专利技术实施例提供的一种带有包裹埋层的Si基AlGaN/GaN高电子迁移率晶体管的结构示意图；
[0025]图2为本专利技术实施例提供的另一种带有包裹埋层的Si基AlGaN/GaN高电子迁移率晶体管的结构示意图；
[0026]图3a
‑
图3f为本专利技术实施例提供的一种带有包裹埋层的Si基AlGaN/GaN高电子迁移率晶体管的制备方法的过程示意图。
具体实施方式
[0027]下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此。
[0028]实施例一
[0029]请参见图1，图1为本专利技术实施例提供的一种带有包裹埋层的Si基AlGaN/GaN高电子迁移率晶体管的结构示意图。
[0030]该AlGaN/GaN高电子迁移率晶体管包括依次层叠的Si衬底1、AlN成核层3、AlGaN阶变层4、GaN缓冲层5和AlGaN势垒层6，其中，Si衬底1中设置有N型埋层11和隔离层12，隔离层12设置在Si衬底1和N型埋层11之间且包裹N型埋层。
[0031]本实施例中，N型埋层11和隔离层12均设置在Si衬底1中，即在N型埋层11的四周包裹有隔离层12，在隔离层12的四周包裹有Si衬底1，隔离层12的设置满足以下条件：隔离层12不会将N型埋层中的N型杂质完全掩蔽，部分N型杂质还可以通过隔离层12扩散进入Si衬底1，从而扩散进入Si衬底1的N型杂质可以抵消上层结构中Al扩散进入Si衬底1的P型沟道
浓度，从而提高衬底的电阻率，降低器件的射频损耗。
[0032]具体地，Si衬底1的材料包括P型Si(111)，厚度为500
‑
900μm，尺寸为2
‑
6寸，电阻大于6000Ω
·
cm，例如，Si衬底1可以选用厚度为525μm、4寸的且电阻大于6000Ω
·
cm的大电阻P型Si片。
[0033]本实施例选用晶向为111的Si片，可以在衬底上生长出Ga面，保证了后续生长材料的质量。
[0034]具体地，N型埋层11的掺杂元素包括P和As；当掺杂元素为P时，掺杂浓度为10
13
‑
10
14
cm
‑3；当掺杂元素为As时，掺杂浓度为10
14
‑
10...

【技术保护点】

【技术特征摘要】
1.一种带有包裹埋层的Si基AlGaN/GaN高电子迁移率晶体管，其特征在于，包括依次层叠的Si衬底(1)、AlN成核层(3)、AlGaN阶变层(4)、GaN缓冲层(5)和AlGaN势垒层(6)，其中，所述Si衬底(1)中设置有N型埋层(11)和隔离层(12)，所述隔离层(12)设置在所述Si衬底(1)和所述N型埋层(11)之间且包裹所述N型埋层(11)。2.根据权利要求1所述的带有包裹埋层的Si基AlGaN/GaN高电子迁移率晶体管，其特征在于，所述N型埋层(11)的掺杂元素包括P和As；当掺杂元素为P时，其掺杂浓度为10
13
‑
10
14
cm
‑3；当掺杂元素为As时，其掺杂浓度为10
14
‑
10
16
cm
‑3。3.根据权利要求1所述的带有包裹埋层的Si基AlGaN/GaN高电子迁移率晶体管，其特征在于，所述隔离层(12)的材料包括SiO2，厚度为1.5
‑
2nm。4.根据权利要求1所述的带有包裹埋层的Si基AlGaN/GaN高电子迁移率晶体管，其特征在于，所述N型埋层(11)四周的所述隔离层(12)的厚度均相等。5.根据权利要求1所述的带有包裹埋层的Si基AlGaN/GaN高电子迁移率晶体管，其特征在于，所述AlN成核层(3)包括第一AlN成核层(31)和第二AlN成核层(32)，其中，所述第二AlN成核层(32)位于所述第一AlN成核层(31)上，所述第二AlN成核层(32)的成核温度大于所述第一AlN成核层(...

【专利技术属性】
技术研发人员：张雅超，马金榜，李一帆，姚一昕，张进成，马佩军，马晓华，郝跃，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：