输入/输出电容测量以及相关方法、装置和系统制造方法及图纸

描述了输入/输出电容测量以及相关方法、装置和系统。一种装置可包含电流源，所述电流源被配置成将充电节点耦合到接地电压以产生电流。所述装置可包含第二电路，所述第二电路耦合到所述节点，并且被配置成在时钟信号的第一时钟周期期间开始以及对于所述时钟信号的多个时钟周期中的每一时钟周期，将所述节点处的所述电压与参考电压进行比较以产生结果。所述装置可进一步包含控制单元，所述控制单元被配置成：在完成所述时钟信号的后续时钟周期后，检测所述结果中的改变；响应于所述结果中的所述改变，基于从所述第一时钟周期到完成所述后续时钟周期所经过的时钟周期的数目而确定转换时间；以及基于所述转换时间而确定所述节点的电容。节点的电容。节点的电容。

【技术实现步骤摘要】
输入/输出电容测量以及相关方法、装置和系统
[0001]优先权要求
[0002]本申请要求2020年7月13日提交的第16/927,535号美国专利申请“输入/输出电容测量以及相关方法、装置和系统(INPUT/OUTPUT CAPACITANCE MEASUREMENT,AND RELATED METHODS,DEVICES,AND SYSTEMS)”的提交日的权益。


[0003]本公开的实施例涉及输入/输出电容测量。更确切地说，各种实施例涉及测量半导体装置的输入/输出电容，并且涉及相关方法、装置和系统。

技术介绍

[0004]存储器装置通常被提供为计算机或其它电子系统中的内部、半导体、集成电路。存在许多不同类型的存储器，包含例如随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、电阻式随机存取存储器(RRAM)、双倍数据速率存储器(DDR)、低功率双倍数据速率存储器(LPDDR)、相变存储器(PCM)和快闪存储器。
[0005]存储器装置将数字数据存储在存储器单元阵列中。为了从此类阵列读取信息，感测存储器单元存在或不存在电荷。信息可放大和从存储器装置传送。通常，可耦合到输出缓冲器或作为输出缓冲器的部分的输出驱动器可用于从存储器装置传送信息。

技术实现思路

[0006]本公开的各种实施例可包含一种装置，所述装置包含耦合到节点，并且被配置成对节点充电的第一电路。装置可进一步包含电流源，所述电流源耦合到节点，并且被配置成将节点耦合到接地电压以产生通过节点的电流。装置可进一步包含第二电路，所述第二电路耦合到节点，并且被配置成在时钟信号的第一时钟周期期间开始以及对于时钟信号的多个时钟周期中的每一时钟周期，将节点处的电压与参考电压进行比较以产生结果。此外，装置可包含控制单元。控制单元可被配置成在完成时钟信号的后续时钟周期后检测结果中的改变。控制单元可进一步被配置成响应于结果中的改变而基于从第一时钟周期到完成后续时钟周期所经过的时钟周期的数目而确定转换时间，以基于转换时间而确定节点的电容。
[0007]本公开的一或多个其它实施例包含一种方法。方法可包含将输入/输出(I/O)节点充电到大体上等于工作电压的电压电平，其中工作电压大于参考电压。方法可进一步包含将I/O节点耦合到接地电压以产生通过I/O节点的电流。此外，方法可包含响应于将I/O节点耦合到接地电压，在时钟信号的第一时钟周期期间开始以及对于时钟信号的多个时钟周期中的每一时钟周期，将I/O节点的电压与参考电压进行比较以产生结果。方法还可包含在完成时钟信号的后续时钟周期后检测结果中的改变。此外，方法可包含响应于检测到结果中的改变，基于从第一时钟周期到完成后续时钟周期所经过的时钟周期的数目而确定转换时间。方法可进一步包含基于转换时间而确定I/O节点的电容。
[0008]本公开的额外实施例包含一种电子系统。电子系统可包含至少一个输入装置、至少一个输出装置和可操作地耦合到输入装置和输出装置的至少一个处理器装置。电子系统还可包含至少一个存储器装置，所述至少一个存储器装置可操作地耦合到至少一个处理器装置，并且包括被配置成选择性地耦合到工作电压的输入/输出(I/O)节点。存储器装置可进一步包含电流源，所述电流源耦合到I/O节点，并且被配置成在时钟信号的多个时钟周期中的第一时钟周期期间将I/O节点耦合到接地电压以产生I/O电流。存储器装置还可包含比较器，所述比较器耦合到I/O节点和参考电压，并且被配置成产生结果。电子系统可进一步包含控制器，所述控制器被配置成在时钟信号的多个时钟周期中的后续时钟周期期间检测结果中的改变。控制器可进一步被配置成基于从第一时钟周期到完成后续时钟周期所经过的时钟周期的数目和时钟信号的频率而确定I/O节点的电容。
附图说明
[0009]图1是根据本公开的各种实施例的实例存储器装置的框图。
[0010]图2描绘包含多个微凸块的微凸块接口。
[0011]图3A描绘半导体装置的实例输入/输出电路。
[0012]图3B包含描绘与图3A中所展示的输入/输出电路相关联的各种信号的时序图。
[0013]图4A描绘根据本公开的各种实施例的半导体装置的实例电路。
[0014]图4B包含描绘与图4A中所展示的电路相关联的各种信号的时序图。
[0015]图5描绘根据本公开的各种实施例的包含包含探针垫的复制DQ单元的实例半导体装置。
[0016]图6描绘根据本公开的各种实施例的半导体装置的又一实例电路。
[0017]图7说明根据本公开的各种实施例的包含存储器装置的实例系统。
[0018]图8是根据本公开的各种实施例的测量输入/输出电容的实例方法的流程图。
[0019]图9是根据本公开的各种实施例的实例存储器系统的简化框图。
[0020]图10是根据本公开的各种实施例的实例电子系统的简化框图。
具体实施方式
[0021]本公开的各种实施例涉及用于测量装置(例如，半导体装置)的输入/输出(I/O)电容的系统、装置和方法。更确切地说，一些实施例涉及测量装置的I/O引脚的电容。根据一些实施例，可在不接触I/O引脚的情况下(例如，在不使I/O引脚与例如测量探针等测量工具接触的情况下)测量装置的I/O引脚的电容。作为非限制性实例，各种实施例可适用于测量具有相对较小I/O接口(例如，微凸块(“μBump”)接口)的装置(例如但不限于高带宽存储器(HBM)装置)的I/O电容。
[0022]图1包含根据本公开的各种实施例的实例存储器装置100的框图。存储器装置100可包含例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)、双倍数据速率DRAM(DDR SDRAM)，例如DDR4 SDRAM等，或同步图形随机存取存储器(SGRAM)。可集成在半导体芯片上的存储器装置100可包含存储器单元阵列102。
[0023]在图1的实施例中，存储器单元阵列102展示为包含八个存储器组BANK0
‑
7。更多或更少的组可包含在其它实施例的存储器单元阵列102中。每一存储器组包含多个存取线(字
线WL)、多个数据线(位线BL)和/BL，和布置在多个字线WL与多个位线BL和/BL的相交点处的多个存储器单元MC。字线WL的选择可由行解码器104执行，并且位线BL和/BL的选择可由列解码器106执行。在图1的实施例中，行解码器104可包含用于每一存储器组BANK0
‑
7的相应行解码器，并且列解码器106可包含用于每一存储器组BANK0
‑
7的相应列解码器。
[0024]位线BL和/BL耦合到相应感测放大器SAMP。来自位线BL或/BL的读取数据可由感测放大器SAMP放大，并且通过互补本地数据线(LIOT/B)、传送门(TG)和互补主数据线(MIOT/B)传送到读取/写入放大器107。相反，可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种装置，其包括：第一电路，其耦合到节点，并且被配置成对所述节点充电；电流源，其耦合到所述节点，并且被配置成将所述节点耦合到接地电压以产生通过所述节点的电流；第二电路，其耦合到所述节点，并且被配置成在时钟信号的第一时钟周期期间开始以及对于所述时钟信号的多个时钟周期中的每一时钟周期，将所述节点处的电压与参考电压进行比较以产生结果；以及控制单元，其被配置成：在完成所述时钟信号的后续时钟周期后，检测所述结果中的改变；以及响应于所述结果中的所述改变，基于从所述第一时钟周期到完成所述后续时钟周期所经过的时钟周期的数目而确定转换时间，以确定所述节点的电容。2.根据权利要求1所述的装置，其中所述第一电路包括输出缓冲器，所述输出缓冲器被配置成：响应于经启用以对所述节点充电而将所述节点耦合到工作电压；以及响应于经停用而将所述节点与所述工作电压隔离。3.根据权利要求1所述的装置，其中所述第二电路包括比较器，所述比较器具有耦合到所述节点的第一输入和耦合到所述参考电压的第二输入。4.根据权利要求3所述的装置，其进一步包括触发器，所述触发器耦合到所述比较器的输出且被配置成接收所述时钟信号。5.根据权利要求1所述的装置，其中所述电流源包括耦合在所述节点与所述接地电压之间的晶体管。6.根据权利要求5所述的装置，其中所述第一电路被配置成将所述节点充电到大体上等于工作电压的电压电平，并且其中所述参考电压小于所述工作电压。7.根据权利要求5所述的装置，其中所述第一电路被配置成将所述节点充电到大体上等于工作电压的电压电平，并且其中施加到所述晶体管的栅极的电压的值小于所述工作电压的值。8.根据权利要求1所述的装置，其中所述控制单元被配置成基于所述转换时间、所述电流的量值、工作电压和所述参考电压而确定所述节点的所述电容。9.一种方法，其包括：将输入/输出I/O节点充电到大体上等于工作电压的电压电平，所述工作电压大于参考电压；将所述I/O节点耦合到接地电压以产生通过所述I/O节点的电流；响应于将所述I/O节点耦合到所述接地电压，在时钟信号的第一时钟周期期间开始以及对于所述时钟信号的多个时钟周期中的每一时钟周期，将所述I/O节点的所述电压与所述参考电压进行比较以产生结果；在完成所述时钟信号的后续时钟周期后，检测所述结果中的改变；响应于检测到所述结果中的所述改变，基于从所述第一时钟周期到完成所述后续时钟周期所经过的时钟周期的数目而确定转换时间；以及基于所述转换时...

【专利技术属性】
技术研发人员：李贤義，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：