半导体封装和包括该半导体封装的层叠封装制造技术

本公开公开了一种半导体封装，包括：第一布线结构；半导体芯片，被设置在第一布线结构上；第二布线结构，被设置在半导体芯片上并且包括腔体；以及填充构件，在第一布线结构和第二布线结构之间并且在腔体中，其中填充构件的最上端和第二布线结构的最上端位于相同的高度水平处。度水平处。度水平处。

【技术实现步骤摘要】
半导体封装和包括该半导体封装的层叠封装
[0001]相关申请的交叉参考
[0002]本申请要求于2020年6月29日向韩国知识产权局提交的韩国专利申请No.10
‑
2020
‑
0079525的优先权，该专利申请的公开内容通过引用整体并入本文。


[0003]本专利技术构思涉及一种半导体封装和包括该半导体封装的层叠封装(PoP)，更具体地，涉及一种扇出半导体封装和包括该扇出半导体封装的PoP。

技术介绍

[0004]随着电子设备变得越来越紧凑和轻便，越来越需要作为电子设备的关键组件的半导体器件的高集成度。另外，随着移动产品不断发展并且变得普及，期望诸如微型化和多功能性之类的特征。
[0005]因此，为了提供多功能的半导体封装，已经开发了层叠封装(PoP)型半导体封装。PoP型半导体封装可以包括层叠在一个半导体封装上的具有不同功能的半导体封装。

技术实现思路

[0006]根据本专利技术构思的示例性实施例，提供了一种半导体封装，包括：第一布线结构；半导体芯片，被设置在第一布线结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，包括：第一布线结构；半导体芯片，被设置在所述第一布线结构上；第二布线结构，被设置在所述半导体芯片上并且包括腔体；以及填充构件，在所述第一布线结构与所述第二布线结构之间并且在所述腔体中，其中所述填充构件的最上端和所述第二布线结构的最上端位于相同的高度水平处。2.根据权利要求1所述的半导体封装，其中所述腔体小于所述半导体芯片。3.根据权利要求1所述的半导体封装，其中所述腔体不与所述半导体芯片的边缘重叠。4.根据权利要求1所述的半导体封装，其中所述半导体芯片包括彼此相对的两个第一侧表面和彼此相对的两个第二侧表面，所述两个第二侧表面中的每一个的延伸长度大于所述两个第一侧表面中的每一个的延伸长度，并且所述两个第二侧表面中的每一个连接在所述两个第一侧表面之间，并且其中所述第二布线结构包括接触所述半导体芯片的上表面的多个阻焊补片。5.根据权利要求4所述的半导体封装，其中所述多个阻焊补片中的每一个具有第一宽度，并且所述多个阻焊补片中的每一个与所述半导体芯片的边缘间隔开大于所述第一宽度的第二宽度。6.根据权利要求4所述的半导体封装，其中所述多个阻焊补片沿所述半导体芯片的所述两个第二侧表面中的每一个彼此间隔开并且被布置成一排。7.根据权利要求4所述的半导体封装，其中所述多个阻焊补片包括沿所述半导体芯片的所述两个第二侧表面中的每一个具有第一间距的多个第一阻焊补片以及沿所述半导体芯片的所述两个第一侧表面中的每一个具有大于所述第一间距的第二间距的多个第二阻焊补片，其中所述多个第一阻焊补片彼此间隔开并且被布置成一排，并且其中所述多个第二阻焊补片彼此间隔开并且被布置成一排。8.根据权利要求4所述的半导体封装，其中所述多个阻焊补片包括四个阻焊补片，其中所述四个阻焊补片被设置在所述半导体芯片的不同角落处。9.根据权利要求4所述的半导体封装，其中所述第二布线结构包括：至少一个基底绝缘层；多个上焊盘和多个下焊盘，分别被设置在所述至少一个基底绝缘层的上表面和下表面上；上阻焊层，覆盖所述至少一个基底绝缘层的上表面并且暴露所述多个上焊盘；下阻焊层，覆盖所述至少一个基底绝缘层的下表面并且暴露所述多个下焊盘；以及多个阻焊补片，被设置在所述下阻焊层与所述半导体芯片之间，并且其中所述多个阻焊补片中的每一个的第一厚度大于所述上阻焊层和所述下阻焊层中的每一个的第二厚度。10.根据权利要求4所述的半导体封装，还包括：介于所述半导体芯片与所述第一布线结构之间的底部填充层，其中所述底部填充层包括从所述半导体芯片和所述第一布线结构之间延伸到所述半导体芯片的上表面上的凸出部，并且
其中所述多个阻焊补片在不接触所述凸出部的情况下彼此间隔开。1...

【专利技术属性】
技术研发人员：朴桓必，金东暤，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：