电子组件及其均温板制造技术

一种电子组件及其均温板，该电子组件包括一均温板、一半导体芯片与一配线板。半导体芯片固设于配线板上。均温板包含一金属壳、一凹陷部及一毛细结构。金属壳内含一真空腔室与一工作流体。工作流体位于真空腔室内。凹陷部凹设于金属壳的一面，容纳半导体芯片，使得金属壳包覆且热连接半导体芯片。毛细结构位于真空腔室内，用以引导工作流体的流动。故，以上架构能够让均温板提升散热效率，以避免系统温度过高的问题产生。高的问题产生。高的问题产生。

【技术实现步骤摘要】
电子组件及其均温板


[0001]本公开有关于一种均温板，特别涉及一种内含毛细结构的均温板。

技术介绍

[0002]随着半导体技术的高度发展，工作芯片的速度也越来越快，其所产生的热量也越来越高。因此，散热效率必须随着提升，否则系统温度过高的问题随即出现。
[0003]故，如何研发出一种解决方案以改善上述所带来的缺失及不便，实乃相关业者目前刻不容缓的一重要课题。

技术实现思路

[0004]本公开的一目的在于提供一种电子组件及其均温板，用以解决以上现有技术所提到的困难。
[0005]本公开的一实施例提供一种电子组件。电子组件包括一均温板、一半导体芯片与一配线板。半导体芯片固设于配线板上。均温板包含一金属壳、一凹陷部及一毛细结构。金属壳内含一真空腔室与一工作流体。工作流体位于真空腔室内。凹陷部凹设于金属壳的一面，容纳半导体芯片，使得金属壳热连接半导体芯片。毛细结构位于真空腔室内，用以引导工作流体的流动。
[0006]依据本公开一或多个实施例，在上述的电子组件中，毛细结构包含一单一毛细层，单一毛细层完全分布于真空腔室的内壁。
[0007]依据本公开一或多个实施例，在上述的电子组件中，真空腔室包含一第一内壁面、一第二内壁面、一隆起部与多个第三内壁面。第二内壁面与第一内壁面彼此相对配置。隆起部位于第二内壁面上，且隆起部的一端朝向第一内壁面延伸，凹陷部凹设于隆起部的另端。这些第三内壁面分别邻接第一内壁面及第二内壁面，且围绕隆起部。
[0008]依据本公开一或多个实施例，在上述的电子组件中，毛细结构包含一第一毛细层与一第二毛细层。第一毛细层直接位于第一内壁面上，第二毛细层直接位于第二内壁面及隆起部的所有表面，第二毛细层与第一毛细层之间具有间隙。
[0009]依据本公开一或多个实施例，在上述的电子组件中，第二毛细层更直接位于这些第三内壁面上。
[0010]依据本公开一或多个实施例，在上述的电子组件中，凹陷部包含一底壁与多个内表面。底壁邻接这些内表面。半导体芯片的外表面分别热连接底壁及这些内表面。
[0011]依据本公开一或多个实施例，在上述的电子组件中，半导体芯片分别直接连接凹陷部的这些内表面。
[0012]依据本公开一或多个实施例，在上述的电子组件中，均温板还包含一接合层，接合层位于凹陷部内，直接接触凹陷部的底壁及半导体芯片。
[0013]依据本公开一或多个实施例，在上述的电子组件中，金属壳包含一顶板部及多个凸出部。每个凸出部一体地连接顶板部面向配线板的一面，介于顶板部与配线板之间。这些
凸出部并与顶板部定义出所述的凹陷部。真空腔室同时位于顶板部与这些凸出部内，且凹陷部位于这些凸出部之间。
[0014]依据本公开一或多个实施例，在上述的电子组件中，每个凸出部相对顶板部的一面直接接触配线板。
[0015]依据本公开一或多个实施例，在上述的电子组件中，顶板部具有从每个凸出部的一侧缘朝外伸出的侧向凸缘，且真空腔室同时位于侧向凸缘内。
[0016]依据本公开一或多个实施例，在上述的电子组件中，真空腔室包含多个内壁面。任二相邻的内壁面具有一转角处。毛细结构包含多个毛细层。每个毛细层分布于其中一内壁面，且任二相邻的毛细层之间具有一间隙。每个间隙恰外露出其中一转角处。
[0017]本公开的一实施例提供一种均温板。均温板包含一金属壳、一凹陷部及一毛细结构。金属壳内含一真空腔室。凹陷部位于金属壳的一面。毛细结构位于真空腔室内。
[0018]依据本公开一或多个实施例，在上述的均温板中，毛细结构包含一单一毛细层，单一毛细层完全分布于真空腔室的内壁。
[0019]依据本公开一或多个实施例，在上述的均温板中，真空腔室包含一第一内壁面、一第二内壁面、一隆起部与多个第三内壁面。第二内壁面与第一内壁面彼此相对配置。隆起部位于第二内壁面上，且隆起部的一端朝向第一内壁面延伸，凹陷部位于隆起部的另端。这些第三内壁面分别邻接第一内壁面及第二内壁面，且围绕隆起部。
[0020]依据本公开一或多个实施例，在上述的均温板中，毛细结构包含一第一毛细层与一第二毛细层。第一毛细层直接位于第一内壁面上，第二毛细层直接位于第二内壁面及隆起部的所有表面，第二毛细层与第一毛细层之间具有间隙。
[0021]依据本公开一或多个实施例，在上述的均温板中，第二毛细层更直接位于这些第三内壁面上。
[0022]依据本公开一或多个实施例，在上述的均温板中，金属壳包含一顶板部及多个凸出部。凸出部一体地连接顶板部的一面。真空腔室同时位于顶板部与这些凸出部内，且凹陷部位于这些凸出部之间。
[0023]依据本公开一或多个实施例，在上述的均温板中，顶板部具有从每个凸出部的侧缘朝外伸出的侧向凸缘。真空腔室同时位于侧向凸缘内。
[0024]依据本公开一或多个实施例，在上述的均温板中，真空腔室包含多个内壁面。任二相邻的内壁面具有一转角处。毛细结构包含多个毛细层。每个毛细层分布于其中一内壁面，且任二相邻的毛细层之间具有一间隙。每个间隙恰外露出其中一转角处。
[0025]如此，通过以上各实施例的所述架构，本公开让均温板提升散热效率，以避免系统温度过高的问题产生。
[0026]以上所述仅是用以阐述本公开所欲解决的问题、解决问题的技术手段、及其产生的技术效果等等，本公开的具体细节将在下文的实施方式及相关附图中详细介绍。
附图说明
[0027]为让本公开的上述和其他目的、特征、优点与实施例能更明显易懂，说明书附图的说明如下：
[0028]图1是本公开一实施例的电子组件的分解图；
[0029]图2为图1的电子组件的剖视图；
[0030]图3是本公开一实施例的电子组件的剖视图；
[0031]图4是本公开一实施例的电子组件的剖视图；
[0032]图5是本公开一实施例的电子组件的剖视图；以及
[0033]图6是本公开一实施例的电子组件的剖视图。
[0034]附图标记说明：
[0035]10、11、12、13、14：电子组件
[0036]100、100A：均温板
[0037]110、110A：金属壳
[0038]111：顶面
[0039]112：底面
[0040]113：外侧壁
[0041]120、120A：真空腔室
[0042]121：第一内壁面
[0043]122：第二内壁面
[0044]123：隆起部
[0045]124：第三内壁面
[0046]125：内壁面
[0047]126：转角处
[0048]130：工作流体
[0049]140：凹陷部
[0050]141：底壁
[0051]142：内表面
[0052]143：容纳空间
[0053]144：最大口径
[0054]145：最大深度
[0055]150、150A：毛细结构本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子组件，其特征在于，包括：一配线板；一半导体芯片，固设于该配线板上；以及一均温板，包含：一金属壳，内含一真空腔室与一工作流体，该工作流体位于该真空腔室内；一凹陷部，凹设于该金属壳的一底面，容纳该半导体芯片，使得该金属壳热连接该半导体芯片；以及一毛细结构，位于该真空腔室内，用以引导该工作流体的流动。2.如权利要求1所述的电子组件，其特征在于，该毛细结构包含一单一毛细层，该单一毛细层完全分布于该真空腔室的内壁。3.如权利要求1所述的电子组件，其特征在于，该真空腔室包含：一第一内壁面；一第二内壁面，与该第一内壁面彼此相对配置；一隆起部，位于该第二内壁面上，该隆起部的一端朝向该第一内壁面延伸，其中该凹陷部凹设于该隆起部的另端；以及多个第三内壁面，分别邻接该第一内壁面及该第二内壁面，且围绕该隆起部。4.如权利要求3所述的电子组件，其特征在于，该毛细结构包含一第一毛细层与一第二毛细层，该第一毛细层直接位于该第一内壁面上，该第二毛细层直接位于该第二内壁面及该隆起部的所有表面，其中该第二毛细层与该第一毛细层之间具有间隙。5.如权利要求4所述的电子组件，其特征在于，该第二毛细层更直接位于所述多个第三内壁面上。6.如权利要求1所述的电子组件，其特征在于，该凹陷部包含一底壁与多个内表面，该底壁邻接所述多个内表面，其中该半导体芯片的外表面分别热连接该底壁及所述多个内表面。7.如权利要求6所述的电子组件，其特征在于，该半导体芯片分别直接连接该凹陷部的所述多个内表面。8.如权利要求6所述的电子组件，其特征在于，该均温板还包含一接合层，该接合层位于该凹陷部内，直接接触该凹陷部的该底壁及该半导体芯片。9.如权利要求6所述的电子组件，其特征在于，该金属壳包含：一顶板部；以及多个凸出部，一体地连接该顶板部面向该配线板的一面，介于该顶板部与该配线板之间，并与该顶板部定义出该凹陷部，其中该真空腔室同时位于该顶板部与所述多个凸出部内，且该凹陷部位于所述多个凸出部之间。10.如权利要求9所述的电子组件，其特征在于，每个所述多个凸出部相对该顶板部的一面直接接触该配线板。11.如权利要求9所述的电子组件，其特征在于，该顶板部具有从每个所述多个...

【专利技术属性】
技术研发人员：陈志伟，张天曜，郭哲玮，庄翔智，
申请(专利权)人：春鸿电子科技重庆有限公司，
类型：新型
国别省市：