调节电路及其半导体器件制造技术

一种包括用于向外部电路提供电流的输出级晶体管的调节电路，该调节电路具有与输出级晶体管并联所形成的静电保护晶体管。静电保护晶体管的基极例如连接到输出级晶体管的基极，或者可选地连接到接地线或连接到静电保护晶体管自身的发射极。

【技术实现步骤摘要】

本专利技术涉及调节电路和结合有该调节电路的半导体器件，尤其涉及具有静电故障保护能力的调节电路、和结合有该调节电路的半导体器件。本专利技术也涉及这种半导体器件的制造方法。
技术介绍
图9示出了设置有用于防止输出级晶体管静电放电(ESD)的静电故障保护元件的常规调节系统(调节电路)。如图9所示，通常为了防止因经由输入或输出端的静电引起的瞬变电流而损坏输出级晶体管TR101的目的，设置静电保护晶体管TR102和TR103以作为静电故障保护元件，其中一个在输入端与接地点之间而另一个在输出端与接地点之间。然而，取决于使用结合了调节系统的产品(即取决于随后阶段提供的电路)，输出电位(输出端电位)可在启动时等变得低于接地电位。在此应用中，不便的是，在输出电位变得低于接地电位时，设置在输出端与接地点之间的静电晶体管TR102正向工作并允许电流流过，因此妨碍整个电路的正确工作。因此，如图10所示，在被配置成输出电位可能变得低于接地电位的电路中，通常不在输出端侧设置静电保护晶体管。不便的是，这使得输出级晶体管易于被经由输出端流入的瞬变电流损坏，并因此减小了整个电路的静电抵抗力。一种不使用静电保护晶体管而提高静电抵抗力的方法是在输出级晶体管的发射极扩散区域、基极扩散区域、以及集电极扩散区域与元件隔离扩散区之间确保具有足够大的间隔。确实，这种方法提高了静电抵抗力。然而，因为调节系统中的输出级晶体管被假定成允许流过大至几百毫安培(mA)到几安培(A)的电流，所以其尺寸已经大至几百微米(μm)到几毫米(mm)。因此，确保上述足够大的间隔也增大了输出级晶体管的尺寸。因为输出级晶体管在半导体集成电路中占据了芯片尺寸的极大部分，所以制造更大的输出级晶体管则导致更大的芯片尺寸，并因此极大增加了成本。附带说明，JP-A-H4-369228和JP-A-2003-007844中公开了设置有静电故障保护元件的常规半导体器件的示例。如上所述，对于一些常规调节系统，其使用禁止在输出端侧提供静电故障保护元件。不便的是，在这些电路中，输出级晶体管易于因经由输出端流入的瞬变电荷(静电)而导致损坏。不幸的是，使用上述专利公开所公开的任何技术都不能完全克服这种不便。
技术实现思路
考虑到上述常常碰到的不便，本专利技术的一个目的是提供一种提高静电抵抗力的调节电路，并提供结合有该调节电路的半导体器件。本专利技术的另一个目的是提供这种半导体器件的制造方法。为了实现上述目的，根据本专利技术的一个方面，在包括有用于向外部电路提供电流的输出级晶体管的调节电路中，静电保护晶体管形成为与输出级晶体管相并联。这种结构允许提高静电抵抗力。具体地，例如，静电保护晶体管的发射极、基极和集电极可分别连接到输出级晶体管的发射极、基极和集电极。或者，例如，静电保护晶体管的发射极和集电极可分别连接到输出级晶体管的发射极和集电极，且静电保护晶体管的基极可连接到基准电位点。或者，例如，静电保护晶体管的发射极和集电极可分别连接到输出级晶体管的发射极和集电极，且静电保护晶体管的基极和发射极可连接在一起。为了实现上述目的，根据本专利技术的另一个方面，在接合有用于向外部电路提供电流的输出级晶体管的调节电路的半导体器件中，在半导体衬底上形成输出级晶体管与静电保护晶体管，且该静电保护晶体管形成为与输出级晶体管相并联。具体地，例如，静电保护晶体管的发射极面积可制造成小于输出级晶体管的发射极面积。更具体地，例如，静电保护晶体管的发射极面积可以等于或小于输出级晶体管的发射极面积的十分之一。这种结构有助于抑制静电保护晶体管对输出级晶体管的输出特性的影响。或者，例如，可在半导体衬底上形成输出级晶体管和静电保护晶体管，同时通过元件分隔区来分隔它们，且静电保护晶体管的基极与集电极之间的间隔、静电保护晶体管的发射极与基极之间的间隔、静电保护晶体管的基极与元件分隔区的与之最接近部分之间的间隔、以及静电保护晶体管的集电极与元件分隔区的与之最接近部分之间的间隔可分别制造成大于输出级晶体管中的相对间隔。这种结构允许提高静电保护晶体管对瞬变电荷的抵抗力，并因此允许提高包括输出级晶体管的整个电路对瞬变电荷的抵抗力。或者，例如，静电保护晶体管的基极杂质浓度可制造成低于输出级晶体管的基极杂质浓度。这种结构允许静电保护晶体管更快地工作，并使得瞬变电荷更易于流入其中。或者，例如，静电保护晶体管的发射极可形成为比输出级晶体管的发射极更深。这种结构也允许静电保护晶体管更快地工作，并使得瞬变电荷更容易流入其中。或者，例如，从以上半导体衬底看出静电保护晶体管的发射极、基极、以及集电极可分别显现出包括曲线的外部形状。这种结构可使得电场更不可能集中，从而允许提高静电保护晶体管对瞬变电荷的抵抗力。更具体地，例如，静电保护晶体管的发射极、基极和集电极各自的外部形状可制造成圆形。或者，例如，在静电保护晶体管中，发射极的触点与集电极的触点可设置成彼此相邻。这种结构使得瞬变电荷更易于流入静电保护晶体管。或者，例如，静电保护晶体管可被设置成与输出衰减器相邻，来自输出级晶体管的输出电流经由该输出衰减器馈送出。或者，例如，静电保护晶体管可置于输出衰减器与形成输出级晶体管的区域之间，其中来自输出级晶体管的输出电流经由该输出衰减器馈送出。这些结构有助于降低静电保护晶体管与输出衰减器之间的阻抗，并因此使得瞬变电荷更易于流入静电保护晶体管。为了实现以上目的，根据本专利技术的又一方面，一种用于制造结合有包括用于向外部电路提供电流的输出级晶体管的调节电路的半导体器件的方法，该方法包括第一步骤，在半导体衬底上形成输出级晶体管与静电保护晶体管；以及第二步骤，在半导体器件中形成扩散电阻。在此，静电保护晶体管形成为与输出级晶体管相并联。另外，静电保护晶体管的基极杂质浓度可制造成低于输出级晶体管的基极杂质浓度。此外，通过第二步骤来形成静电保护晶体管的基极。用于制造半导体器件的该方法允许静电晶体管更快地工作，而不需要附加步骤。如上所述，根据本专利技术的调节电路与半导体器件使得静电抵抗力得到提高。附图说明图1是本专利技术第一实施例的调节系统的电路图；图2是示出图1所示输出级晶体管和静电保护晶体管的横截面结构的示图；图3是示出衬底上的图1所示静电保护晶体管的设置的示图；图4是示出衬底上的图1所示输出级晶体管与静电晶体管之间的位置关系的示图；图5是示出图1所示输出晶体管和静电保护晶体管的横截面结构的另一个示例的示图；图6是本专利技术第二实施例的调节系统的电路图；图7是本专利技术第三实施例的调节系统的电路图；图8是示出图7所示调节系统的经更改示例的电路图；图9是常规调节系统的电路的一个示例；以及图10是常规调节系统的电路的另一个示例。具体实施例方式在下文中将参考附图具体描述本专利技术的实施例。在以下实施例的描述以及该过程所参考的附图中，重复提到并示出的那些部件使用相同标号来标识，且应当理解除非另行描述，它们在结构、操作等上具有相同的特性；因此，除非需要，将不对这些部件进行重复说明。第一实施例首先，将描述本专利技术第一实施例的调节系统(调节电路)。图1是第一实施例的调节系统1的电路图。调节系统1由输出级晶体管TR1、作为静电故障保护元件的静电保护晶体管TR1和TR2、以及控制输出级晶体管TR1的控制电路10构成。输出级晶体管TR1与静电保本文档来自技高网...

【技术保护点】
一种包括用于向外部电路提供电流的的输出级晶体管的调节电路，其特征在于，静电保护晶体管形成为与所述输出级晶体管相并联。

【技术特征摘要】
JP 2005-12-22 2005-3692001.一种包括用于向外部电路提供电流的的输出级晶体管的调节电路，其特征在于，静电保护晶体管形成为与所述输出级晶体管相并联。2.如权利要求1所述的调节电路，其特征在于，所述静电保护晶体管的发射极、基极和集电极分别连接到所述输出级晶体管的发射极、基极和集电极。3.如权利要求1所述的调节电路，其特征在于，所述静电保护晶体管的发射极和集电极分别连接到所述输出级晶体管的发射极和集电极，以及其中所述静电保护晶体管的基极连接到基准电位点。4.如权利要求1所述的调节电路，其特征在于，所述静电保护晶体管的发射极和集电极分别连接到所述输出级晶体管的发射极和集电极，以及其中所述静电保护晶体管的基极和发射极连接在一起。5.一种具有调节电路的半导体器件，所述调节电路包括用于向外部电路提供电流的输出级晶体管，其特征在于，所述输出级晶体管和所述静电保护晶体管形成于半导体衬底上，以及其中所述静电保护晶体管形成为与所述输出级晶体管并联。6.如权利要求5所述的半导体器件，其特征在于，所述静电保护晶体管的发射极面积小于所述输出级晶体管的发射极面积。7.如权利要求6所述的半导体器件，其特征在于，所述静电保护晶体管的发射极面积等于或小于所述输出级晶体管的发射极面积的十分之一。8.如权利要求5所述的半导体器件，其特征在于，所述输出级晶体管和所述静电保护晶体管形成于半导体衬底上，但通过元件分隔区来分隔，以及其中所述静电保护晶体管的基极与集电极之间的间隔、所述静电保护晶体管发射极与基极之间的间隔、所述静电保护晶体管的基极与元件分隔区的与之最靠近部分之间的间隔、以及所述静...

【专利技术属性】
技术研发人员：细川诚，福岛稔彦，福永直树，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：JP[日本]