作为SiC制造技术

在一实施方案中，所公开的主题是一种方法，其用于在介电材料与金属材料两者上产生基本均匀的硅碳化物层。在一示例中，该方法包括在介电材料与金属材料上形成硅氮化物层，并在该硅氮化物层上形成硅碳化物层。公开其他的方法。法。法。

【技术实现步骤摘要】
【国外来华专利技术】作为SiC
x
O
y
的成核层的Si
x
N
y
相关申请的交叉引用
[0001]本申请要求于2019年5月20日提交的、名称为“Si
x
N
y AS A NUCLEATION LAYER FOR SiC
x
O
y
,”的美国专利申请No.62/850,343的优先权利益，其全部内容都通过引用合并于此。


[0002]本文所公开的主题涉及在半导体与相关工业中所使用的衬底处理的方法。更具体而言，本文所公开的主题涉及一种将硅氮化物成核层基本上同时地沉积在介电层与金属层的组合上的方法，以避免在后续沉积的硅碳化物层中的显著成核延迟。

技术介绍

[0003]半导体装置的加工往往涉及在金属材料上方沉积介电材料层。这些介电层的示例包括存储器堆叠件的包覆层、以及各种扩散阻挡层、与蚀刻停止层。硅碳化物(SiC)为经常用于这种应用中的一种介电材料类型。SiC薄膜的类别包括：氧掺杂硅碳化物，也称为硅碳氧化物(SiCO、或更通常为SiC
x
O
y
)；氮掺杂硅碳化物，也称为硅碳氮化物；氧掺杂与氮掺杂硅碳化物，也称为硅碳氮氧化物；以及未掺杂的硅碳化物。硅碳化物通常通过化学气相沉积(CVD)处理来进行沉积，例如通过等离子体增强化学气相沉积(PECVD)、或者在一些情况下通过原子层沉积(ALD)处理来进行沉积。这些沉积技术中的每一者是本领域中所公知的。
[0004]本领域中普通技术人员理解，将SiC
x
O
y
或其他介电膜沉积在例如钨(W)和钴(Co)之类的金属上，稍微比将SiC
x
O
y
沉积在介电材料(例如，SiN)上薄，这意指SiC
x
O
y
在金属上的成核和生长存在延迟。这在特征(特征中包含多种材料)中可能会成为有问题的，例如SiC
x
O
y
的厚度会根据存在于特定位置处的材料种类而改变。在厚度中的偏差例如可能影响特征的侧壁轮廓、SiC
x
O
y
膜的材料性质(例如，气密性(hermiticity)、针孔、湿式与干式蚀刻厚度等)，并且可能造成后续装置
‑
整合步骤的问题。目前用于克服成核延迟问题的策略包括：(1)表面处理：在进行沉积之前，将金属表面使用基于H2的等离子体、或乙硼烷气体的退火处理步骤来进行处理。该机制被认为改变金属表面的性质并促进后续的介电膜沉积；以及(2)SiO2沉积：将基于二氧化硅(SiO2)的初始层进行沉积以试图解决金属表面上的电介质
‑
生长成核
‑
延迟(如下参照图2所描述)。基于SiO2的解决方案减低了偏差厚度的问题，但对于高级的半导体装置来说不是完全足够的。另外，当例如在装置整合的步骤期间已通过不同蚀刻和/或清洁处理来改变金属表面的一或更多种性质时，该技术可能会较不可靠。此外，SiO2处理可能会使金属氧化物层形成在下伏金属材料上。
[0005]图1是根据现有技术的方法而显示横截面半导体结构100的示例，该横截面半导体结构100具有沉积在介电材料101、金属材料103、及半导体材料105的组合上的硅碳氧化物层。横截面半导体结构100可以例如是在各种类型的非挥发性存储器装置中所使用的位线(bitline)。硅碳氧化物可用以在横截面半导体结构100上方形成低介电常数(低κ)的间隔物。然而，对于位线应用以及许多其他类型的应用，在不同材料上方的硅碳氧化物(例如，间
隔物)的厚度应具有基本上恒定的厚度。在该示例中，介电材料101可以是硅氮化物(SiN)、金属材料103可以是钨(W)、而半导体材料105可以是硅(Si)。
[0006]请继续参照图1，半导体结构100具有形成在介电材料101上的第一硅碳氧化物层107，其中该第一硅碳氧化物层107具有第一厚度t1；形成在金属材料103上的第二硅碳氧化物层109，其具有第二厚度t2；以及形成在半导体材料105上的第三硅碳氧化物层111，其具有第三厚度t3。如图1中所显示的，第三硅碳氧化物层111的第三厚度t3大致上与第一硅碳氧化物层107的第一厚度t1相同。然而，第二硅碳氧化物层109的第二厚度t2比第一厚度t1或第三厚度t3显著较薄。
[0007]第二硅碳氧化物层109较薄的一个原因是由于在金属材料103上所沉积的硅碳氧化物的成核差异。该成核差异是由于：与分别在介电材料101与半导体材料105上所形成的硅碳氧化物层107、111相比，对于硅碳氧化物在反应位点的可利用性方面的差异。分别在硅碳氧化物层107、109、111的厚度中产生差异的另一原因可以是由于在三种材料101、103、105上的不同化学污染层级。无论原因为何，在硅碳氧化物层的厚度上的不均匀性可能会不利于许多类型的半导体装置。在一些情况下，厚度的不均匀性可能会使得半导体装置减慢、不稳定、或以其他方式影响装置的性能。在一些情况下，厚度的不均匀性可能会使得半导体装置完全无法使用。
[0008]图2是根据现有技术的方法而显示具有二氧化硅(SiO2)初始层213的横截面半导体结构200，以减少在沉积于介电材料201上、沉积于金属材料203上、与沉积于半导体材料205上的硅碳氧化物之间的厚度差异。在一实施方案中，SiO2初始层213可以是保形沉积的ALD层。横截面半导体结构200可以类似于、或相同于图1的横截面半导体结构100。在此示例中，介电材料201可以是硅氮化物(SiN)、金属材料203可以是钨(W)、而半导体材料205可以是多晶硅。
[0009]半导体结构200具有形成在介电材料201上的第一硅碳氧化物层207，其中该第一硅碳氧化物层具有第一厚度t1；形成在金属材料203上的第二硅碳氧化物层209，其具有第二厚度t2；以及形成在多晶硅材料205上的第三硅碳氧化物层211，其具有第三厚度t3。第三硅碳氧化物层211的第三厚度t3大致上与第一硅碳氧化物层207的第一厚度相同。第二硅碳氧化物层209的第二厚度t2比第一厚度t1或第三厚度t3薄。然而，与图1的半导体结构100的第二硅碳氧化物层109不同的是，图2的第二硅碳氧化物层209的厚度更接近于其他两个硅碳氧化物层207、211的厚度。
[0010]因此，SiO2初始层213至少部分地解决了如上所述在金属表面上的介电质
‑
生长成核
‑
延迟。然而，当例如在装置整合的步骤期间已通过使半导体结构200经历不同蚀刻和/或清洁处理来改变金属表面的一或更多种特性时，该SiO2初始层213的解决方案可能会较不可靠。因此，即使使用SiO2初始层213的厚度差异(
△
t)已大大减少了偏差厚度的差异，但当今的许多同时存在的半导体装置仍需要小于约2nm至约3nm的
△
t。
[0011]在该章节中所描述的信本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种基本上同时在至少一种介电材料与至少一种金属材料两者上产生基本均匀的硅碳化物层的方法，该方法包括：在所述至少一种介电材料与所述至少一种金属材料上形成Si
x
N
y
形式的硅氮化物层；以及在所述硅氮化物层上形成SiC
x
O
y
形式的所述硅碳化物层。2.根据权利要求1所述的方法，其中与所述硅碳化物层在所述至少一种介电材料上的成核与生长相比，所形成的所述硅氮化物层基本上避免了所述硅碳化物层在所述至少一种金属材料上的成核与生长中的延迟。3.根据权利要求1所述的方法，其中所述硅碳化物层还包含氢。4.根据权利要求1所述的方法，其还包括在半导体材料上形成所述硅氮化物层。5.根据权利要求1所述的方法，其中所述至少一种金属材料还包括至少一种材料，所述至少一种材料选自于包括钨(W)、钛(Ti)、钽(Ta)、钴(Co)、铜(Cu)、铂(Pt)和钌(Ru)的材料。6.根据权利要求1所述的方法，其中所述至少一种介电材料包括至少一种材料，所述至少一种材料选自包括二氧化硅(SiO2)、硅氮化物(Si
x
N
y
)、五氧化二钽(Ta2O5)、铝氧化物(Al2O3)、铪氧化物(HfO2)、二氧化锆(ZrO2)、镧氧化物(La
x
O
y
)、钛酸锶(SrTiO3)、锶氧化物(SrO)的材料。7.根据权利要求1所述的方法，其中SiC
x
O
y
形式的所述硅碳化物层是硅碳氧化物层。8.一种用于形成硅碳化物层的方法，所述方法包括：在至少介电材料和金属材料上基本上同时形成Si
x
N
y
形式的硅氮化物初始层，所述硅氮化物初始层用作生长初始层；以及在所述硅氮化物初始层上形成SiC
x
O
y
形式的所述硅碳化物层，与所述硅碳化物层在所述介电材料上的成核与生长相比，所形成的所述硅氮化物初始层基本上避免了所述硅碳化物层在所述金属材料上的成核与生长中的延迟。9.根据权利要求8所述的方法，其还包括与在至少所述介电材料和所述金属材料上形成所述硅氮化物初始层基本上同时地在半导体材料上形成所述硅氮化物初始层。10.根据权利要求8所述的方法，其中所述硅碳化物层包括掺杂硅碳化物与未掺杂硅碳化物中的至少一者。11.根据权利要求8所述的方法，其中在所述介电材料和...

【专利技术属性】
技术研发人员：袁光璧，龚波，耶瓦，
申请(专利权)人：朗姆研究公司，
类型：发明
国别省市：