应用于阵列式激光雷达的时间数字转换器制造技术

本发明专利技术公开了一种应用于阵列式激光雷达的时间数字转换器，包括：START/STOP逻辑电路、内插型压控环形振荡器、计数器、编码器、START信号端和STOP信号端；其中，START/STOP逻辑电路的第一输入端和第二输入端分别与START信号端及STOP信号端连接、第一输出端与内插型压控环形振荡器的第一输入端连接、第二输出端与内插型压控环形振荡器的第二输入端连接，内插型压控环形振荡器的输出端与编码器连接，计数器包括级联的多个真单相D触发器、且输入端与START信号端连接。上述时间数字转换器具有较高的测量精度及较好的相噪特性，可做为三维成像应用中大规模单光子雪崩二极管像素阵列的时间间隔测量电路。时间间隔测量电路。时间间隔测量电路。

【技术实现步骤摘要】
应用于阵列式激光雷达的时间数字转换器


[0001]本专利技术属于集成电路
，具体涉及一种应用于阵列式激光雷达的时间数字转换器。

技术介绍

[0002]应用于自动驾驶、飞行器导航等场景的阵列式激光雷达需要具有较高高分辨率的TDC(Time
‑
to
‑
Digital Converter，时间数字转换器)。在这些应用中，每个像素内部都有一个TDC，因此TDC的数量是十分巨大的。此外，TDC需要<～100ps的精度，并且需要支持精度可调的功能。为了让TDC在不同环境下都可以正常工作，TDC的分辨率需要对PVT(Process Voltage Temperature)的变化不敏感。
[0003]最简单的实现TDC的方法就是采用一个计数器来计数待测时间内包含的一个高速时钟的脉冲个数。但是这种方案对于要求特别高精度的场合是不实际的。特别高的精度需要非常高频的时钟，产生的功耗将会非常高，并且对计数器的设计提出了巨大的挑战。基于游标延迟链和脉冲缩短法的TDC可以实现低于延迟单元延时分辨率的TDC，可以突破工艺极限。因此，这两种方案也不适合于大规模阵列式激光雷达应用。环振结构是最适用于阵列式应用的TDC结构之一。基于环振结构的TDC的分辨率主要取决于工艺节点。为了进一步提高分辨率，可以采用相位内插的方法。由于TDC工作在连续模式，因此需要进行两次采样才能完成量化。为了降低功耗，应用于激光雷达应用的TDC应该仅在飞行时间之内工作。因此需要有一种消耗硅片面积小低功耗且可以同时实现高分辨率的TDC结构。

技术实现思路

[0004]为了解决现有技术中存在的上述问题，本专利技术提供了一种应用于阵列式激光雷达的时间数字转换器。本专利技术要解决的技术问题通过以下技术方案实现：
[0005]本专利技术提供了一种应用于阵列式激光雷达的时间数字转换器，包括：START/STOP逻辑电路、内插型压控环形振荡器、计数器、编码器、START信号端和STOP信号端；其中，
[0006]所述START/STOP逻辑电路包括第一输入端、第二输入端、第一输出端和第二输出端，所述内插型压控环形振荡器包括第一输入端、第二输入端和输出端，所述计数器包括输入端；所述START/STOP逻辑电路的第一输入端和第二输入端分别与所述START信号端及所述STOP信号端连接，所述START/STOP逻辑电路的第一输出端与所述内插型压控环形振荡器的第一输入端连接，所述START/STOP逻辑电路的第二输出端与所述内插型压控环形振荡器的第二输入端连接，所述内插型压控环形振荡器的输出端与所述编码器连接，所述计数器包括级联的多个真单相D触发器、且输入端与所述START信号端连接。
[0007]在本专利技术的一个实施例中，所述内插型压控环形振荡器包括第一环路和内插模块。
[0008]在本专利技术的一个实施例中，所述第一环路包括四级差分单元。
[0009]在本专利技术的一个实施例中，还包括电源电压信号端；
[0010]所述第一环路包括第一类反相器：I0～I7，第二类反相器：B0～B7，以及与非门：N0～N7；其中，
[0011]I0的输出端与I1的输入端连接，I1的输出端与I2的输入端连接，I2的输出端与I3的输入端连接，I3的输出端与I7的输入端连接，I7的输出端与I6的输入端连接，I6的输出端与I5的输入端连接，I5的输出端与I4的输入端连接，I4的输出端与I0的输入端连接；
[0012]B0的输入端与I0的输出端连接，B1的输入端与I1的输出端连接，B2的输入端与I2的输出端连接，B3的输入端与I3的输出端连接，B4的输入端与I4的输出端连接，B5的输入端与I5的输出端连接，B6的输入端与I6的输出端连接，B7的输入端与I7的输出端连接；
[0013]N0的输出端与I7的输出端连接，N0的第一输入端与所述START/STOP逻辑电路的第二输出端连接，N0的第二输入端与I0的输出端连接；N1的输出端与I0的输出端连接，N1的第一输入端与I7的输出端连接，N1的第二输入端与所述电源电压信号端连接；N2的输出端与I6的输出端连接，N2的第一输入端与I1的输出端连接，N2的第二输入端与所述电源电压信号端连接；N3的输出端与I1的输出端连接，N3的第一输入端与I6的输出端连接，N3的第二输入端与所述START/STOP逻辑电路的第二输出端连接；N4的输出端与I5的输出端连接，N4的第一输入端I2的输出端连接，N4的第二输入端与所述START/STOP逻辑电路的第二输出端连接；N5的输出端与I2的输出端连接，N5的第一输入端与I5的输出端连接，N5的第二输入端与所述电源电压信号端连接；N6的输出端与I4的输出端连接，N6的第一输入端与所述电源电压信号端连接，N6的第二输入端与I3的输出端连接；N7的输出端与I3的输出端连接，N7的第一输入端与I4的输出端连接，N7的第二输入端与所述START/STOP逻辑电路的第二输出端连接。
[0014]在本专利技术的一个实施例中，所述内插模块包括第一内插单元、第二内插单元、第三内插单元和第四内插单元；
[0015]其中，所述第一内插单元、第二内插单元、第三内插单元和第四内插单元均包括两个内插子单元及两个与非门。
[0016]在本专利技术的一个实施例中，所述第一内插单元包括第一内插子单元、第二内插子单元以及与非门：N8和N9，所述第一内插子单元包括第一类反相器：I8和I9、第二类反相器：B8、以及第一电容，所述第二内插子单元包括第一类反相器I10和I11、第二类反相器：B9、以及第二电容；
[0017]其中，I8的输入端与I4的输出端连接，I8的输出端与第一节点连接；I9的输入端与B1的输出端连接，I9的输出端与所述第一节点连接；I10的输入端与I0的输出端连接，I10的输出端与第二节点连接，I11的输入端与B0的输出端连接，I11的输出端与所述第二节点连接；N8的输出端与所述第二节点连接，N8的第一输入端与所述电源电压信号端连接，N8的第二输入端与所述第一节点连接；N9的输出端与所述第一节点连接，N9的第一输入端与所述第二节点连接，N9的第二输入端与所述电源电压信号端连接；B8的输入端与所述第一节点连接；B9的输入端与所述第二节点连接。
[0018]在本专利技术的一个实施例中，所述START/STOP逻辑电路包括第一类反相器：I12及I13、与非门：N10和N11、与门：A1、第三节点以及第四节点；
[0019]其中，I12的输入端与STOP信号端连接，I12的输出端与N10的第一输入端连接，N10的第二输入端与所述第三节点连接，N10的输出端与N11的第一输入端连接，N11的第二输入
端与I13的输出端连接，I13的输入端与START信号端连接，N11的输出端与所述第三节点连接，A1的第一输入端与所述第三节点连接，A1的第二输入端与所述第四节点连接，A1的输出端与所述内插型压控环形振荡器的第一输入端连接。
[0020]在本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于阵列式激光雷达的时间数字转换器，其特征在于，包括：START/STOP逻辑电路、内插型压控环形振荡器、计数器、编码器、START信号端和STOP信号端；其中，所述START/STOP逻辑电路包括第一输入端、第二输入端、第一输出端和第二输出端，所述内插型压控环形振荡器包括第一输入端、第二输入端和输出端，所述计数器包括输入端；所述START/STOP逻辑电路的第一输入端和第二输入端分别与所述START信号端及所述STOP信号端连接，所述START/STOP逻辑电路的第一输出端与所述内插型压控环形振荡器的第一输入端连接，所述START/STOP逻辑电路的第二输出端与所述内插型压控环形振荡器的第二输入端连接，所述内插型压控环形振荡器的输出端与所述编码器连接，所述计数器包括级联的多个真单相D触发器、且输入端与所述START信号端连接。2.根据权利要求1所述的应用于阵列式激光雷达的时间数字转换器，其特征在于，所述内插型压控环形振荡器包括第一环路和内插模块。3.根据权利要求2所述的应用于阵列式激光雷达的时间数字转换器，其特征在于，所述第一环路包括四级差分单元。4.根据权利要求2所述的应用于阵列式激光雷达的时间数字转换器，其特征在于，还包括电源电压信号端；所述第一环路包括第一类反相器：I0～I7，第二类反相器：B0～B7，以及与非门：N0～N7；其中，I0的输出端与I1的输入端连接，I1的输出端与I2的输入端连接，I2的输出端与I3的输入端连接，I3的输出端与I7的输入端连接，I7的输出端与I6的输入端连接，I6的输出端与I5的输入端连接，I5的输出端与I4的输入端连接，I4的输出端与I0的输入端连接；B0的输入端与I0的输出端连接，B1的输入端与I1的输出端连接，B2的输入端与I2的输出端连接，B3的输入端与I3的输出端连接，B4的输入端与I4的输出端连接，B5的输入端与I5的输出端连接，B6的输入端与I6的输出端连接，B7的输入端与I7的输出端连接；N0的输出端与I7的输出端连接，N0的第一输入端与所述START/STOP逻辑电路的第二输出端连接，N0的第二输入端与I0的输出端连接；N1的输出端与I0的输出端连接，N1的第一输入端与I7的输出端连接，N1的第二输入端与所述电源电压信号端连接；N2的输出端与I6的输出端连接，N2的第一输入端与I1的输出端连接，N2的第二输入端与所述电源电压信号端连接；N3的输出端与I1的输出端连接，N3的第一输入端与I6的输出端连接，N3的第二输入端与所述START/STOP逻辑电路的第二输出端连接；N4的输出端与I5的输出端连接，N4的第一输入端I2的输出端连接，N4的第二输入端与所述START/...

【专利技术属性】
技术研发人员：朱樟明，胡进，楚泽坤，马瑞，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：