时间数字转换装置、时间数字转换方法制造方法及图纸

本申请公开了一种时间数字转换装置、时间数字转换方法，该时间数字转换装置包括计时停止处理模块、同步模块、粗计时模块、细计时模块以及计算模块，通过计时停止处理模块输出的计时停止标志信号、同步模块输出的计时停止同步信号对应控制粗计时模块的粗计时结果、细计时模块的细计时结果，可以缓解或者消除由于计时停止信号为异步信号所导致的亚稳态影响，提高时间数字转换结果的准确性；即使在时间数字转换过程中粗计时结果、细计时结果受到了亚稳态影响，通过粗计时结果与细计时结果的减法运算，也能够进一步降低或者消除计时结果所受到的亚稳态影响，进而进一步提高了时间数字转换结果的准确性。结果的准确性。结果的准确性。

【技术实现步骤摘要】
时间数字转换装置、时间数字转换方法


[0001]本申请涉及时间数字转换
，具体涉及一种时间数字转换装置、时间数字转换方法。

技术介绍

[0002]时间数字转换器(TDC，Time to Digital Convert)是基于高精度短时间间隔的一种测量装置，不论是电信通讯、芯片设计以及数字示波器等工程领域，还是原子物理、天文观测等理论研究，以及激光测距、卫星定位等航天军事
均涉及到高精度的时间间隔测量。
[0003]然而，传统技术方案中时间数字转换器的时间结果容易受到计时停止信号的亚稳态影响，例如，如图1、图2所示，粗计数响应于测试信号中时钟信号clk的上升沿、计时开始信号start
‑
trig的上升沿而开始粗计数，响应于测试信号中计时开始信号start
‑
trig的下降沿而停止粗计数，如此可以获得粗计数结果Coarse
‑
cnt即时钟信号clk的整数个周期；细计数响应于测试信号中计时开始信号start
‑
trig的下降沿而开始细计数，响应于测试信号中计时停止信号stop
‑
signal的上升沿而停止细计数，如此可以获得细计数结果Delay
‑
chain
‑
cnt即时钟信号clk的小数个周期，然后经过编码、计算后得到时间结果Rslt为粗计数结果Coarse
‑
cnt与细计数结果Delay
‑
chain
‑
cnt之和。/>[0004]其中，由于计时停止信号stop
‑
signal为异步信号，响应于计时停止信号stop
‑
signal的上升沿而停止计数时，时间数字转换器中的锁存过程容易出现亚稳态，致使时间结果Rslt出现错误。
[0005]需要注意的是，上述关于
技术介绍
的介绍仅仅是为了便于清楚、完整地理解本申请的技术方案。因此，不能仅仅由于其出现在本申请的
技术介绍
中，而认为上述所涉及到的技术方案为本领域所属技术人员所公知。

技术实现思路

[0006]本申请提供一种时间数字转换装置、时间数字转换方法，以缓解或者消除时间数字转换结果容易出现不准确或者错误的计数问题。
[0007]第一方面，本申请提供一种时间数字转换装置，其包括计时停止处理模块、同步模块、粗计时模块、细计时模块以及计算模块，计时停止处理模块用于根据计时停止信号、复位信号以及计时停止同步信号生成计时停止标志信号，计时停止标志信号的脉冲开始时间与计时停止信号的脉冲开始时间相同；同步模块与计时停止处理模块电性连接，用于根据时钟信号、复位信号以及计时停止标志信号生成计时停止同步信号；粗计时模块与同步模块电性连接，响应于计时开始信号的脉冲开始时间、时钟信号的一个脉冲开始时间而开始粗计时，且响应于计时停止同步信号的脉冲开始时间、时钟信号的另一个脉冲开始时间而停止粗计时，基于开始粗计时与停止粗计时之间的时钟信号的时钟数量得到粗计时结果；细计时模块与计时停止处理模块、同步模块电性连接，响应于计时停止标志信号的脉冲开
始时间而开始细计时，响应于计时停止同步信号的脉冲开始时间而停止细计时，基于开始细计时与停止细计时之间的时钟信号的时钟数量得到细计时结果；计算模块与粗计时模块、细计时模块电性连接，用于根据时钟信号、粗计时结果与细计时结果的差值，确定时间数字转换装置的计时结果。
[0008]在其中一些实施方式中，计时停止处理模块包括第一触发器和或门，第一触发器的输入端接入高电位信号，第一触发器的触发端接入计时停止信号，第一触发器的正相输出端输出计时停止标志信号；或门的一输入端接入计时停止同步信号，或门的另一输入端接入复位信号，或门的输出端与第一触发器的复位端电性连接。
[0009]在其中一些实施方式中，同步模块包括至少一个触发器，至少一个触发器依次串联连接，至少一个触发器中第一个触发器的输入端与第一触发器的正相输出端电性连接，至少一个触发器中最后一个触发器的正相输出端与或门的一输入端电性连接，至少一个触发器的触发端均接入时钟信号，至少一个触发器的复位端均接入复位信号。
[0010]在其中一些实施方式中，同步模块包括第二触发器和第三触发器，第二触发器的输入端与第一触发器的正相输出端电性连接，第二触发器的触发端接入时钟信号，第二触发器的复位端接入复位信号；第三触发器的输入端与第二触发器的正相输出端电性连接，第三触发器的触发端接入时钟信号，第三触发器的复位端接入复位信号，第三触发器的同相输出端与或门的一输入端电性连接。
[0011]在其中一些实施方式中，细计时模块包括延时链单元、细计时锁存单元以及编码单元，延时链单元与计时停止处理模块的输出端电性连接，用于多级延时传输电位信号；细计时锁存单元与延时链单元、同步模块电性连接，用于根据计时停止同步信号锁存电位信号经过多级延时传输后的电位传输状态；编码单元与细计时锁存单元、计算模块电性连接，用于根据电位传输状态得到细计时结果。
[0012]在其中一些实施方式中，细计时模块包括细计时控制单元、延时链单元、细计时锁存单元以及编码单元，细计时控制单元与计时停止处理模块的输出端、同步模块的输出端电性连接，用于根据计时停止标志信号、计时停止同步信号输出对应的电位信号；延时链单元与细计时控制单元电性连接，用于多级延时传输电位信号；细计时锁存单元与延时链单元、同步模块电性连接，用于根据计时停止同步信号锁存电位信号经过多级延时传输后的电位传输状态；编码单元与细计时锁存单元、计算模块电性连接，用于根据电位传输状态得到细计时结果。
[0013]在其中一些实施方式中，延时链单元包括多个加法器，多个加法器依次串联连接，多个加法器中第一个加法器的第一输入端与细计时控制单元的输出端电性连接，多个加法器的第二输入端接入高电位信号，多个加法器的第三输入端接入低电位信号，多个加法器的求和输出端与细计时锁存单元电性连接，多个加法器中前一个加法器的进位输出端与多个加法器中下一个加法器的第一输入端电性连接；其中，每个加法器输入输出的数据均为二进制数据，加法器的求和输出端的输出结果为加法器的第一输入端接入的二进制数据、加法器的第二输入端接入的二进制数据以及加法器的第三输入端接入的二进制数据之和中的低位，加法器的进位输出端的输出结果为加法器的第一输入端接入的二进制数据、加法器的第二输入端接入的二进制数据以及加法器的第三输入端接入的二进制数据之和中的高位。
[0014]在其中一些实施方式中，细计时控制单元包括第一数字选择器和第二数字选择器，第一数字选择器的第一输入端接入高电位信号，第一数字选择器的第二输入端接入低电位信号，第一数字选择器的选择控制端与多个加法器中第一个加法器的输出端电性连接；第二数字选择器的第一输入端接入高电位信号，第二数字选择器的第二输入端与多个加法器中最后一个加法器的求和输出端电性连接，第二数字选择器的第三输入端与第一数字选择器的输出端电性连接，第二数字选择器的第一选择控制本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时间数字转换装置，其特征在于，包括：计时停止处理模块，用于根据计时停止信号、复位信号以及计时停止同步信号生成计时停止标志信号，所述计时停止标志信号的脉冲开始时间与所述计时停止信号的脉冲开始时间相同；同步模块，与所述计时停止处理模块电性连接，用于根据时钟信号、所述复位信号以及所述计时停止标志信号生成所述计时停止同步信号；粗计时模块，与所述同步模块电性连接，响应于计时开始信号的脉冲开始时间、所述时钟信号的一个脉冲开始时间而开始粗计时，且响应于所述计时停止同步信号的脉冲开始时间、所述时钟信号的另一个脉冲开始时间而停止粗计时，基于所述开始粗计时与所述停止粗计时之间的所述时钟信号的时钟数量得到粗计时结果；细计时模块，与所述计时停止处理模块、所述同步模块电性连接，响应于所述计时停止标志信号的脉冲开始时间而开始细计时，响应于所述计时停止同步信号的脉冲开始时间而停止细计时，基于所述开始细计时与所述停止细计时之间的所述时钟信号的时钟数量得到细计时结果；以及计算模块，与所述粗计时模块、所述细计时模块电性连接，用于根据所述时钟信号、所述粗计时结果与所述细计时结果的差值，确定所述时间数字转换装置的计时结果。2.根据权利要求1所述的时间数字转换装置，其特征在于，所述计时停止处理模块包括：第一触发器，所述第一触发器的输入端接入高电位信号，所述第一触发器的触发端接入所述计时停止信号，所述第一触发器的正相输出端输出所述计时停止标志信号；和或门，所述或门的一输入端接入所述计时停止同步信号，所述或门的另一输入端接入所述复位信号，所述或门的输出端与所述第一触发器的复位端电性连接。3.根据权利要求2所述的时间数字转换装置，其特征在于，所述同步模块包括：至少一个触发器，所述至少一个触发器依次串联连接，所述至少一个触发器中第一个触发器的输入端与所述第一触发器的正相输出端电性连接，所述至少一个触发器中最后一个触发器的正相输出端与所述或门的一输入端电性连接，所述至少一个触发器的触发端均接入所述时钟信号，所述至少一个触发器的复位端均接入所述复位信号。4.根据权利要求3所述的时间数字转换装置，其特征在于，所述同步模块包括：第二触发器，所述第二触发器的输入端与所述第一触发器的正相输出端电性连接，所述第二触发器的触发端接入所述时钟信号，所述第二触发器的复位端接入所述复位信号；和第三触发器，所述第三触发器的输入端与所述第二触发器的正相输出端电性连接，所述第三触发器的触发端接入所述时钟信号，所述第三触发器的复位端接入所述复位信号，所述第三触发器的同相输出端与所述或门的一输入端电性连接。5.根据权利要求1所述的时间数字转换装置，其特征在于，所述细计时模块包括：延时链单元，与所述计时停止处理模块的输出端电性连接，用于多级延时传输电位信号；细计时锁存单元，与所述延时链单元、所述同步模块电性连接，用于根据所述计时停止同步信号锁存所述电位信号经过多级延时传输后的电位传输状态；以及
编码单元，与所述细计时锁存单元、所述计算模块电性连接，用于根据所述电位传输状态得到所述细计时结果。6.根据权利要求1所述的时间数字转换装置，其特征在于，所述细计时模块包括：细计时控制单元，与所述计时停止处理模块的输出端、所述同步模块的输出端电性连接，用于根据所述计时停止标志信号、所述计时停止同步信号输出对应的电位信号；延时链单元，与所述细计时控制单元电性连接，用于多级延时传输所述电位信号；细计时锁存单元，与所述延时链单元、所述同步模块电性连接，用于根据所述计时停止同步信号锁存所述电位信号经过多级延时传输后的电位传输状态；以及编码单元，与所述细计时锁存单元、所述计算模块电性连接，用于根据所述电位传输状态得到所述细计时结果。7.根据权利要求6所述的时间数字转换装置，其特征在于，所述延时链单元包括：多个加法器，所述多个加法器依次串联连接，所述多个加法器中第一个加法器的第一输入端与所述细计时控制单元的输出端电性连接，所述多个加法器的第二输入端接入高电位信号，所述多个加法器的第三输入端接入低电位信号，所述多个加法器的求和输出端与所述细计时锁存单元电性连接，所述多个加法器中前一个加法器的进位输出端与所述多个加法器中下一个加法器的第一输入端电性连接；其中，每个加法器输入输出的数据均为二进制数据，所述加法器的求和输出端的输出结果为所述加法器的第一输入端接入的二进制数据、所述加法器的第二输入端接入的二进制数据以及所述加法器的第三输入端接入的二进制数据之和中的低位，所述加法器的进位输出端的输出结果为所述加法器的第一输入端接入的二进制数据、所述加法器的第二输入端接入的二进制数据以及所述加法器的第三输入端接入的二进制数据之和中的高位。8.根据权利要求7所述的时间数字转换装置，其特征在于，所述细计时控制单元包括：第一数字选择器，所述第一数字选择器的第一输入端接入高电位信号，所述第一数字选择器的第二输入端接入低电位信号，所述第一数字选择器的选择控制端与所述多个加法器中第一个加法器的输出端电性连接；和第二数字选择器，所述第二数字选择器的第一输入端接入高电位信号，所述第二数字选择器的第二输入端与所述多个加法器中最后一个加法器的求和输出端电性连接，所述第二数字选择器的第三输入端与所述第一数字选择器的输出端电性连接，所述第二数字选择器的第一选择控制端与所述计时停止处理模块的输出端电性连接，所述第二数字选择器的第二选择控制端与所述同步模块的输出端电性连接。9.根据权利要求7所述的时间数字转换装置，其特征在于，所述细计时控制单元包括：第三数字选择器，所述第三数字选择器的第一输入端接入高电位信号，所述第三数字选择器的第二输入端与所述多个加法器中任一个加法器的输出端电性连接，所述第三数字选择器的选择控制端与所述计时停止处理模块的输出端电性连接。10.根据权利要求8或者9所述的时间数字转换装置，其...

【专利技术属性】
技术研发人员：孙雨薇，柯毅，董舒，刘德珩，
申请(专利权)人：武汉市聚芯微电子有限责任公司，
类型：发明
国别省市：