【技术实现步骤摘要】
存储器、存储系统以及存储器的操作方法
[0001]相关申请的交叉引用
[0002]本申请要求于2020年6月22日提交的申请号为63/042215的美国临时申请和于2021年3月23日提交的申请号为63/164809的美国临时申请的优先权，其内容通过引用合并于本文中。
[0003]本专利技术的各种实施例涉及一种存储器和存储系统。
技术介绍
[0004]在半导体存储器件行业的早期阶段，晶圆上有许多原本良好的裸片，这意味着通过半导体制造工艺生产出的存储芯片没有缺陷的存储单元。然而，随着存储器件的容量增加，制造不具有任何缺陷的存储单元的存储器件变得困难，如今，可以说，基本上没有可能制造出没有任何缺陷的存储单元的存储器件。为了解决该问题，正在使用在存储器件中包括冗余存储单元并利用冗余存储单元替换有缺陷的存储单元的修复方法。
[0005]作为另一种方法，用于校正存储系统中的错误的错误校正电路(ECC电路)用于校正存储单元中发生的错误以及在存储系统的读取操作和写入操作期间传送数据时发生的错误。
专利技术内...
【技术保护点】
【技术特征摘要】
1.一种存储器，其包括：下行链路错误校正电路，所述下行链路错误校正电路适用于基于从存储器控制器传送的下行链路错误校正码来校正从所述存储器控制器传送的数据中的错误，以产生错误校正数据；存储器错误校正码生成电路，所述存储器错误校正码生成电路适用于基于由所述下行链路错误校正电路获得的所述错误校正数据来生成存储器错误校正码；错误注入电路，所述错误注入电路适用于：当所述下行链路错误校正电路在从所述存储器控制器传送的数据中检测到未校正的错误时，将错误注入到由所述下行链路错误校正电路获得的所述错误校正数据和所述存储器错误校正码中的至少一个中；以及存储器核，所述存储器核适用于储存从所述错误注入电路传送的所述存储器错误校正码和所述数据。2.根据权利要求1所述的存储器，其还包括存储器错误校正电路，所述存储器错误校正电路适用于：基于从所述存储器核读取的所述存储器错误校正码来校正从所述存储器核读取的数据的错误，以及当从所述存储器核读取的数据中检测到不可校正错误时，将所述不可校正错误的检出通知所述存储器控制器。3.根据权利要求2所述的存储器，其还包括上行链路错误校正码生成电路，所述上行链路错误校正码生成电路适用于基于由所述存储器错误校正电路获得的所述错误校正数据来生成上行链路错误校正码。4.根据权利要求1所述的存储器，其中，当所述下行链路错误校正电路在从所述存储器控制器传送的数据中检测到不可校正错误时，所述错误注入电路通过将所述错误校正数据改变为预定数据来注入错误，并且将所述预定数据传送到所述存储器核。5.根据权利要求1所述的存储器，其中，当所述下行链路错误校正电路在从所述存储器控制器传送的数据中检测到不可校正错误时，所述错误注入电路通过将所述错误校正数据和所述存储器错误校正码中的至少一个的一部分反相来注入错误，并将反相结果传送到所述存储器核。6.一种存储系统，其包括：存储器控制器，以及存储器，所述存储器控制器包括：下行链路错误校正码生成电路，所述下行链路错误校正码生成电路适用于基于要传送到存储器的数据来生成下行链路错误校正码；所述存储器包括：下行链路错误校正电路，所述下行链路错误校正电路适用于基于从所述存储器控制器传送的所述下行链路错误校正码来校正从所述存储器控制器传送的数据中的错误，以产生错误校正数据；存储器错误校正码生成电路，所述存储器错误校正码生成电路适用于基于由所述下行链路错误校正电路获得的所述错误校正数据来生成存储器错误校正码；
错误注入电路，所述错误注入电路适用于：当所述下行链路错误校正电路在从所述存储器控制器传送的数据中检测到不可校正错误时，将错误注入到由所述下行链路错误校正电路获得的所述错误校正数据和所述存储器错误校正码中的至少一个中；以及存储器核，所述存储器核适用于储存从所述错误注入电路传送的所述存储器错误校正码和所述错误校正数据。7.根据权利要求6所述的存储系统，其中，所述存储器还包括存储器错误校正电路，所述存储器错误校正电路适用于：基于从所述存储器核读取的所述存储器错误校正码来校正从所述存储器核读取的数据的错误，以及当从所述存储器核读取的数据中检测到不可校正错误时，将所述不可校正错误的检出通知所述存储器控制器。8.根据权利要求7所述的存储系统，其中...
【专利技术属性】
技术研发人员：张文选，郑会柱，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。