用于纠错的设备、系统及方法技术方案

本公开揭示用于纠错的设备、系统及方法。存储器阵列可沿着读取总线及写入总线耦合到纠错码ECC电路。所述ECC电路包含读取部分及写入部分。作为掩码写入操作的一部分，可沿着所述读取总线将读取数据及读取奇偶校验读出到所述ECC电路的所述读取部分，且可通过所述ECC电路的所述写入部分沿着数据端子接收写入数据。所述ECC电路的所述写入部分可基于所述写入数据及所述读取数据来生成经修正写入数据，且可基于所述读取奇偶校验及所述经修正写入数据来生成经修正奇偶校验。所述经修正写入数据及经修正奇偶校验可沿着所述写入总线写回到所述存储器阵列。到所述存储器阵列。到所述存储器阵列。

【技术实现步骤摘要】
用于纠错的设备、系统及方法


[0001]本公开大体上涉及半导体装置，例如半导体存储器装置。

技术介绍

[0002]半导体存储器装置可包含用于存储信息的多个存储器单元。所存储信息可被编码为二进制数据，且每一存储器单元可存储所述信息的单个位。由于各种不同的错误，信息可在存储器单元中衰减或改变，这可能导致从存储器装置中读出一或多个不正确的信息位(例如，具有与最初写入的位不同的状态的位)。
[0003]存在许多应用程序，其中确保从存储器读出的信息的高保真度为有用的。存储器装置可包含纠错电路，所述纠错电路可用于确定从存储器单元读出的信息与写入到存储器单元中的数据相比是否包含任何错误，且可纠正所发现错误。

技术实现思路

[0004]在一个方面中，本申请案提供一种设备，其包括：存储体；数据端子；写入总线；读取总线；纠错码(ECC)电路的写入部分，其经配置以从所述数据端子接收写入数据，基于所述写入数据生成奇偶校验位，及沿着所述写入总线将所述写入数据及奇偶校验数据提供给所述存储体；及所述ECC电路的读取部分，其经配置以沿着所述读取总线从所述存储体接收读取数据及读取奇偶校验，且基于所述读取数据及所述读取奇偶校验生成读取校验子信息。
[0005]在另一方面中，本申请案提供一种设备，其包括：读取校验子树，其经配置以沿着读取总线接收读取数据并基于所述读取数据提供校验子信息；锁存器，其经配置以存储来自所述读取总线的所述读取数据；多路复用器，其经配置以接收来自所述锁存器的所述读取数据及来自数据端子的写入数据，并基于所述读取数据及所述写入数据沿着写入总线提供经修正写入数据；及写入校验子树，其经配置以接收所述经修正写入数据并基于所述经修正写入数据生成写入奇偶校验，其中所述读取校验子树以基于第一时钟信号的时序操作，所述锁存器以基于第二时钟信号的时序操作，且所述多路复用器及所述写入校验子树以基于第三时钟信号的时序操作。
[0006]在另一方面中，本申请案提供一种方法，其包括：响应于掩码写入命令，沿着读取总线从存储器的存储器阵列读取读取数据；利用读取校验子树基于所述读取数据来生成读取校验子信息；沿着所述存储器的数据端子接收写入数据；基于所述写入数据及所述读取数据生成经修正写入数据；利用写入校验子树基于所述经修正写入数据及所述读取校验子信息，生成经修正校验子信息；及将所述经修正写入数据及所述经修正校验子信息沿着所述存储器的写入总线写入到所述存储器阵列。
附图说明
[0007]图1为根据本公开的一些实施例的半导体装置的框图。
[0008]图2为根据本公开的一些实施例的存储器的读取及写入路径的框图。
[0009]图3根据本公开的一些实施例在掩码写入操作中使用的存储器装置的一部分。
[0010]图4为根据本公开的一些实施例的存储器装置中的操作的时序图。
[0011]图5为根据本公开的一些实施例在多个存储体中的操作的时序图。
[0012]图6A到6C为根据本公开的一些实施例的逻辑树的示意图。
[0013]图7为描绘根据本公开的一些实施例的方法的流程图。
具体实施方式
[0014]某些实施例的以下描述本质上仅为示范性的，且绝不旨在限制本公开或其应用或使用的范围。在以下对本系统及方法的实施例的详细描述中，参考形成其一部分的附图，且这些附图以说明方式展示，其中可实践所描述的系统及方法的特定实施例。对这些实施例进行了足够详细的描述，以使得所属领域的技术人员能够实践当前公开的系统及方法，且应当理解，可利用其它实施例，且可在不背离本公开的精神及范围的情况下进行结构及逻辑改变。此外，出于清楚的目的，当某些特征的详细描述对所属领域的技术人员是显而易见的，从而不会使本公开的实施例的描述不清楚时，将不论述某些特征的详细描述。因此，以下详细描述不应以限制的意义来理解，且本公开的范围仅由所附权利要求书界定。
[0015]存储器装置可包含具有多个存储器单元的存储器阵列，每一存储器单元位于字线(行)及数字线(列)的交点处。在读取或写入操作期间，可激活行及列，且可在激活的行及列的交点处从存储器单元读取数据或将数据写入到其中。存储在存储器阵列中的数据可包含多个数据位及多个奇偶校验位，其可用于检查数据位的完整性。奇偶校验位中编码的信息可用于更正最大数量的错误。例如，一组数据可包含i个数据位及k个奇偶校验位，其可用于校正多达j个数据位。奇偶校验位可由纠错码电路基于写入到存储器阵列的存储器单元中的数据来生成。在读取操作期间，纠错码电路可使用奇偶校验位来确定读取数据位是否正确，且可校正找到的任何错误。
[0016]存储器装置还可执行掩码写入操作，其中从存储器阵列读出一数据集，且在将经修正数据集写回到存储器阵列(例如，被读出的相同存储器单元)之前，将所读出数据的一部分替换为新数据(例如，从存储器的数据端子)。作为掩码写入操作的一部分，也可生成奇偶校验位并将其写入到存储器阵列。例如，作为掩码写入操作的一部分，纠错码(ECC)电路可接收从存储器阵列读取数据以及新的写入数据，通过用新的写入数据替换所述位的部分来修正读取数据，基于经修正数据集生成奇偶校验位(例如，通过基于读取数据修正奇偶校验位以反映经修正数据)，且然后将经修正数据及经修正奇偶校验写回到存储器阵列。掩码写入操作可会在存储器的时序中形成瓶颈，这是因为掩码写入操作需要在存储器中进行读取操作及写入操作两者。例如，如果在ECC仍在处理先前掩码写入操作时接收到将使用ECC的新命令，那么上述情形可引起问题。因此，需要简化ECC组件及读取及写入路径的其它部分的时序。
[0017]本公开针对用于纠错的设备、系统及方法。存储器装置可包含数据端子及多个存储体。可通过ECC电路的写入部分将来自数据端子的写入数据沿着写入总线耦合到存储体。读取数据可沿着读取总线从存储体耦合到ECC电路的读取部分，且然后输出到数据端子。在掩码写入操作期间，可使用多个时序域(例如，第一组组件的第一域，第二组组件的第二域
等)。多个时序域可允许来自不同命令(例如，第一掩码写入命令及第二掩码写入命令)的数据移动通过ECC电路而不会彼此干扰。
[0018]在实例掩码写入操作中，第一时钟域可用于管理从存储器阵列读出数据。第二时钟域可用于管理将读取数据沿着读取总线传送到读取ECC电路。第三时钟域可用于管理检查奇偶校验是否有错误，以及将经校正奇偶校验信息传送到写入ECC电路。第四时钟域可管理从数据端子接收写入数据，从而更新奇偶校验信息并修正读取数据及奇偶校验，因此可沿着写入总线将其写回以写入到存储体。通过在不同的总线与不同时钟域之间拆分掩码写入操作，即使掩码写入操作花费的时间比命令之间的时序长，仍可处理多个命令。
[0019]图1为根据本公开的一些实施例的半导体装置的框图。半导体装置100可为半导体存储器装置，例如集成在单个半导体芯片上的DRAM装置。
[0020]半导体装置100包含存储器阵列118。存储器阵列118被展示为包含多个存储体。在图1的实施例中，存储器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：存储体；数据端子；写入总线；读取总线；纠错码ECC电路的写入部分，其经配置以从所述数据端子接收写入数据，基于所述写入数据生成奇偶校验位，及沿着所述写入总线将所述写入数据及奇偶校验数据提供给所述存储体；及所述ECC电路的读取部分，其经配置以沿着所述读取总线从所述存储体接收读取数据及读取奇偶校验，且基于所述读取数据及所述读取奇偶校验生成读取校验子信息。2.根据权利要求1所述的设备，其中所述ECC电路的所述写入部分包含写入校验子树且所述ECC电路的所述读取部分包含读取校验子树。3.根据权利要求1所述的设备，其中所述ECC电路的所述写入部分以基于第一时钟信号的时序操作，且所述ECC电路的所述读取部分以基于第二时钟信号的时序操作。4.根据权利要求1所述的设备，其中所述ECC电路的所述读取部分包含错误突发检查电路，所述错误突发检查电路经配置以检查所述读取校验子信息是否有错误，且其中所述ECC电路的所述写入部分包含奇偶校验编辑电路，所述奇偶校验编辑电路经配置以作为掩码写入操作的一部分，校正所述读取校验子信息中基于奇偶校验位的错误。5.根据权利要求1所述的设备，其进一步包括第二存储体，其中所述写入总线共同地耦合到所述存储体及所述第二存储体，且其中所述读取总线共同地耦合到所述存储体及所述第二存储体。6.根据权利要求1所述的设备，其中所述ECC电路的所述读取部分包含校正电路，所述校正电路经配置以作为读取操作的一部分，基于所述读取数据、所述读取奇偶校验及所述读取校验子信息生成经校正读取数据。7.根据权利要求1所述的设备，其中所述ECC电路的所述写入部分包含多路复用器，所述多路复用器经配置以作为掩码写入操作的一部分，基于所述读取数据及所述写入数据来生成经修正写入信息，并将所述经修正写入信息沿着所述写入总线提供到存储器阵列。8.一种设备，其包括：读取校验子树，其经配置以沿着读取总线接收读取数据并基于所述读取数据提供校验子信息；锁存器，其经配置以存储来自所述读取总线的所述读取数据；多路复用器，其经配置以接收来自所述锁存器的所述读取数据及来自数据端子的写入数据，并基于所述读取数据及所述写入数据沿着写入总线提供经修正写入数据；及写入校验子树，其经配置以接收所述经修正写入数据并基于所述经修正写入数据生成写入奇偶校验，其中所述读取校验子树以基于第一时钟信号的时序操作，所述锁存器以基于第二时钟信号的时序操...

【专利技术属性】
技术研发人员：中西琢也，石川透，荒井実成，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：