芯片及芯片测试方法技术

本发明专利技术提供一种芯片及芯片测试方法。芯片包括接收端电路以及测试电路。接收端电路包括信号接收单元以及信号凸块。信号凸块耦接信号接收单元。测试电路耦接信号接收单元以及信号凸块之间的电路节点。测试电路包括数字至模拟转换器、第一电阻以及单位增益缓冲器。第一电阻的第一端耦接所述电路节点。单位增益缓冲器的输出端耦接第一电阻的第二端。单位增益缓冲器的第一输入端耦接数字至模拟转换器的输出端。单位增益缓冲器的第二输入端耦接单位增益缓冲器的输出端。本发明专利技术的芯片及芯片测试方法可实现有效的芯片测试功能。可实现有效的芯片测试功能。可实现有效的芯片测试功能。

【技术实现步骤摘要】
芯片及芯片测试方法


[0001]本专利技术涉及一种测试技术，尤其是一种芯片及芯片测试方法。

技术介绍

[0002]随着对于芯片的计算量的需求的提升，对于单芯片系统（System on a Chip，SOC）的带宽和延迟的要求以及对于序列器/解除序列器（SERializer/DESerializer，SERDES）协议的速度也越来越高。对此，传统的芯片的接收端必须设计大面积的信号凸块，来因应在高速芯片的制造过程中的可测试性设计（Design for Testability，DFT）的需求，使其可进行相关的电气测试。因此，传统的芯片的接收端电路通常占有大面的信号凸块而造成电路空间的浪费，并且还会有较高的寄生电容的影响。

技术实现思路

[0003]本专利技术是针对一种芯片及芯片测试方法，可实现有效的芯片的信号接收端的电气测试功能。
[0004]根据本专利技术的实施例，本专利技术的芯片包括接收端电路以及测试电路。接收端电路包括信号接收单元以及信号凸块。信号凸块耦接信号接收单元。测试电路，耦接所述信号接收单元以及所述信号凸块之间的电路节点。测试电路包括数字至模拟转换器、第一电阻以及单位增益缓冲器。第一电阻的第一端耦接电路节点。单位增益缓冲器的输出端耦接第一电阻的第二端。单位增益缓冲器的第一输入端耦接数字至模拟转换器的输出端。单位增益缓冲器的第二输入端耦接单位增益缓冲器的输出端。
[0005]根据本专利技术的实施例，本专利技术的芯片测试方法适于测试芯片。芯片包括接收端电路以及测试电路。接收端电路包括信号接收单元以及信号凸块。信号接收单元耦接信号凸块。测试电路耦接信号接收单元以及信号凸块之间的电路节点。测试电路包括模拟至数字转换器、第一电阻以及单位增益缓冲器。第一电阻的第一端耦接电路节点。单位增益缓冲器的输出端耦接第一电阻的第二端。单位增益缓冲器的第一输入端耦接模拟至数字转换器的输出端。单位增益缓冲器的第二输入端耦接单位增益缓冲器的输出端。芯片测试方法包括以下步骤：当模拟至数字转换器的输入端接收数字测试信号时，通过模拟至数字转换器的输出端输出第一直流电平测试信号至单位增益缓冲器的第一输入端；通过单位增益缓冲器的输出端输出第二直流电平测试信号；以及通过信号接收单元经由电路节点接收第二直流电平测试信号。
[0006]基于上述，本专利技术的芯片及芯片测试方法，可在芯片内的信号接收端设置测试电路，以实现有效的信号接收端的电气测试功能。
[0007]为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
[0008]图1是本专利技术的第一实施例的芯片的电路示意图；图2是本专利技术的第一实施例的芯片测试方法的流程图；图3是本专利技术的第二实施例的芯片的电路示意图；图4是本专利技术的第二实施例的芯片测试方法的流程图；图5是本专利技术的第三实施例的芯片的电路示意图；图6是本专利技术的第三实施例的芯片测试方法的流程图；图7是本专利技术的第四实施例的芯片的电路示意图；图8是本专利技术的第五实施例的芯片的电路示意图；图9是本专利技术的第六实施例的芯片的电路示意图。
[0009]附图标记说明100、300、500、700、800、900：芯片；101：数字测试信号；102：第一直流电平测试信号；103：第二直流电平测试信号；110、310、510、710、810、910：接收端电路；111、311、511、711、811、911：信号接收单元；112、113、312、313、512、513、712、713、812、813、912、913、：信号凸块；120、320、520、720、820、920：测试电路；121、321、521、721、821、921：单位增益缓冲器；122、322、522、722、822、922：第一电阻；123、323、523、723、823、923：电容；124、524、724、824：数字至模拟转换器；301：接收端模拟测试信号；302：发送端模拟测试信号；303：第一模拟测试信号；304：第二模拟测试信号；325、725、925：多路复用器；501：数字导通信号；502：漏电流信号；503：数字测试信号；526、726、826：模拟测试凸块；527、827、827：开关电路；528、828、928：第二电阻；529、829、929：模拟至数字转换器；S210~S230、S410~S420、S610~S630：步骤；N1：电路节点。
具体实施方式
[0010]现将详细地参考本专利技术的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在图式和描述中用来表示相同或相似部分。
[0011]图1是本专利技术的第一实施例的芯片的电路示意图。参考图1，芯片100包括接收端电路110以及测试电路120。测试电路120可对接收端电路110进行电气测试。在本实施例中，接收端电路110包括信号发送单元111以及信号凸块（signal bump）112、113。信号接收单元111耦接信号凸块112、113。在本专利技术的一些实施例中，接收端电路110可包括一个或多个信号凸块，而不限于图1所示。在本实施例中，测试电路120耦接信号接收单元111以及信号凸块112、113之间的电路节点N1。测试电路120包括单位增益缓冲器（Unit gain buffer）121（或称电压随耦器）、第一电阻122、电容123以及数字至模拟转换器（Digital to analog converter，DAC）124。第一电阻122的第一端耦接电路节点N1。单位增益缓冲器124的输出端耦接第一电阻122的第二端。单位增益缓冲器124的第一输入端耦接数字至模拟转换器124的输出端。单位增益缓冲器124的第二输入端耦接单位增益缓冲器124的输出端。电容123的第一端耦接第一电阻122的第二端。电容123的第二端耦接参考电压（例如接地端电压）。
[0012]在本实施例中，第一电阻122可为大电阻，例如具有1K欧姆（ohm）。第一电阻122可用于隔离接收端电路110以及测试电路120。电容123可对从测试电路120传输至接收端电路110的电路节点N1的信号进行滤波，以滤除噪声（noise）。在本实施例中，测试电路120可操作在直流电平测试模式，以发送第一直流电平测试信号至接收端电路110的信号接收单元111，以使信号接收单元111可产生对应的测试信号供芯片100内的相关处理电路或外部信号测试设备来分析之。
[0013]图2是本专利技术的第一实施例的芯片测试方法的流程图。参考图1及图2，芯片100可执行如以下步骤S210~S230，以实现直流电平测试功能。在步骤S210，当数字至模拟转换器124的输入端接收数字测试信号101时（决定用于测试的直流电平），数字至模拟转换器124的输出端输出第一直流电平测试信号102至单位增益缓冲器121的第一输入端。在本实施例中，第一直流电平测试信号102为模拟信号。在步骤S220，单位增益缓冲器121的输出端输出第二直流电平测试信号103（电压信号）。对此，轨到轨（rail
‑本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片，其特征在于，包括：接收端电路，包括：信号接收单元；以及信号凸块，耦接所述信号接收单元；以及测试电路，耦接所述信号接收单元以及所述信号凸块之间的电路节点，并且所述测试电路包括：数字至模拟转换器；第一电阻，其中所述第一电阻的第一端耦接所述电路节点；以及单位增益缓冲器，其中所述单位增益缓冲器的输出端耦接所述第一电阻的第二端，所述单位增益缓冲器的第一输入端耦接所述数字至模拟转换器的输出端，并且所述单位增益缓冲器的第二输入端耦接所述单位增益缓冲器的所述输出端。2.根据权利要求1所述的芯片，其特征在于，当所述数字至模拟转换器的输入端接收数字测试信号时，所述数字至模拟转换器的所述输出端输出第一直流电平测试信号至所述单位增益缓冲器的所述第一输入端，其中所述单位增益缓冲器的所述输出端输出第二直流电平测试信号，以使所述信号接收单元经由所述电路节点接收所述第二直流电平测试信号。3.根据权利要求1所述的芯片，其特征在于，当所述单位增益缓冲器的所述第一输入端接收第一模拟测试信号时，所述单位增益缓冲器的所述输出端输出第二模拟测试信号，并且所述信号接收单元经由所述电路节点接收所述第二模拟测试信号。4.根据权利要求3所述的芯片，其特征在于，所述测试电路还包括：多路复用器，其中所述多路复用器的输出端耦接所述单位增益缓冲器的所述第一输入端，所述多路复用器的第一输入端耦接模拟测试凸块，以接收接收端模拟测试信号，并且所述多路复用器的第二输入端接收发送端模拟测试信号，其中所述多路复用器根据切换信号决定输出所述接收端模拟测试信号或所述发送端模拟测试信号，以作为所述第一模拟测试信号。5.根据权利要求4所述的芯片，其特征在于，所述测试电路还包括：开关电路，其中所述开关电路的第一端耦接所述第一电阻的所述第二端，并且所述开关电路的控制端耦接所述数字至模拟转换器的所述输出端；第二电阻，其中所述第二电阻的第一端耦接所述开关电路的第二端，并且所述第二电阻的第二端耦接第一参考电压；以及模拟至数字转换器，其中所述模拟至数字转换器的输入端耦接所述第二电阻的所述第一端。6.根据权利要求5所述的芯片，其特征在于，当所述数字至模拟转换器的输入端接收数字导通信号时，所述数字至模拟转换器的所述输出端输出模拟导通信号至所述开关电路的所述控制端，以导通所述开关电路，其中所述开关电路的所述第一端接收流经所述电路节点的漏电流信号，以使所述模拟至数字转换器根据所述漏电流信号从所述模拟至数字转换器的输出端输出数字测试信号。7.根据权利要求5所述的芯片，其特征在于，所述开关电路为开关晶体管。8.根据权利要求1所述的芯片，其特征在于，所述测试电路还包括：
开关电路，其中所述开关电路的第一端耦接所述第一电阻的所述第二端，并且所述开关电路的控制端耦接所述数字至模拟转换器的所述输出端；第二电阻，其中所述第二电阻的第一端耦接所述开关电路的第二端，并且所述第二电阻的第二端耦接第一参考电压；以及模拟至数字转换器，其中所述模拟至数字转换器的输入端耦接所述第二电阻的所述第一端。9.根据权利要求8所述的芯片，其特征在于，当所述数字至模拟转换器的输入端接收数字导通信号时，所述数字至模拟转换器的所述输出端输出模拟导通信号至所述开关电路的所述控制端，以导通所述开关电路，其中所述开关电路的所述第一端接收流经所述电路节点的漏电流信号，以使所述模拟至数字转换器根据所述漏电流信号从所述模拟至数字转换器的输出端输出数字测试信号。10.根据权利要求8所述的芯片，其特征在于，所述开关电路为开关晶体管。11.根据权利要求1所述的芯片，其特征在于，所述测试电路还包括：电容，其中所述电容的第一端耦接所述第一电阻的所述第二端，并且所述电容的第二端耦接第二参考电压。12.根据权利要求1所述的芯片，其特征在于，所述信号接收单元的第一输入端经由所述电路节点耦接所述信号凸块，并且所述信号发送单元的第二输入端经由另一电路节点耦接另一信号凸块，其中所述芯片还包括另一测试电路，并且所述另一测试电路耦接所述另一电路节点。13.根据权利要求12所述的芯片，其特征在于，当所述测试电路以及所述另一测试电路分别进行测试操...

【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：上海壁仞智能科技有限公司，
类型：发明
国别省市：