阵列基板及其制备方法、显示装置制造方法及图纸

本发明专利技术公开一种阵列基板及其制备方法、显示装置，制备方法包括：在基板上依次形成低温多晶硅有源层、栅绝缘层、栅极结构层和层间绝缘层，栅极结构层包括同层设置的栅极和栅线；在层间绝缘层远离基板的一侧依次形成第一半导体材料层和光阻图形，光阻图形与待形成的源极、漏极以及数据线相对应；对光阻图形以及第一半导体材料层进行刻蚀处理，形成源极、漏极和数据线；在源极、漏极和数据线远离基板的一侧形成依次形成平坦层、像素界定层和发光器件层；其中，栅线背向基板的一侧形成有凹槽，栅线在基板上的正投影和数据线在基板上正投影之间具有重合区域，重合区域位于凹槽在基板上的正投影区域内。正投影区域内。正投影区域内。

【技术实现步骤摘要】
阵列基板及其制备方法、显示装置


[0001]本专利技术一般涉及显示
，具体涉及一种阵列基板及其制备方法、显示装置。

技术介绍

[0002]显示装置中尤其是LTPS(Low Temperature Poly
‑
silicon，低温多晶硅)产品中不可避免的在各个区域存在交叉的金属驱动走线(如栅线和数据线)，其中Top Gate(顶栅)结构是研发的一个重点方向。
[0003]在现有的Top Gate结构中，由栅极绝缘层(GI)覆盖包括栅极和栅线的栅金属层(Gate)，降低短沟道效应的影响，GI的边缘相比于Gate边缘多出的部分为栅绝缘层尾部(GI Tail)，后续层间介质层(ILD)成膜时，在GI Tail位置ILD需连续完成两次爬坡(GI坡和Gate坡)，易出现褶皱现象，源漏金属层沉积后在前述爬坡处形成类似尖端现象，而爬坡处ILD厚度较薄，另外在形成与源漏金属层同层的数据线时容易发生对ILD的过刻。若发生静电效应，在金属走线交叉的位置容易发生DGS(Data
‑
Gate Short，栅线和数据线短接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：基板，在所述基板的一侧且远离所述基板的方向上依次设有：低温多晶硅有源层、栅绝缘层、栅极结构层、层间绝缘层、源漏结构层、平坦层、像素界定层和发光器件层；其中，所述栅极结构层包括同层设置的栅极和栅线，所述源漏结构层包括同层设置的源极、漏极和数据线，所述栅线背向所述基板的一侧形成有凹槽，所述栅线在所述基板上的正投影和所述数据线在所述基板上正投影之间具有重合区域，所述重合区域位于所述凹槽在所述基板上的正投影区域内。2.根据权利要求1所述的阵列基板，其特征在于，在所述栅线的延伸方向上，所述凹槽的宽度至少比所述重合区域的宽度大1um。3.根据权利要求1或2所述的阵列基板，其特征在于，所述栅线包括第一部分和所述第一部分之外的第二部分，所述第一部分在所述基板上的正投影与所述凹槽在所述基板上的正投影重合，其中，所述第二部分的厚度为0.25um～0.3um；和/或，所述第一部分的厚度为所述第二部分的厚度的1/2～2/3。4.一种显示装置，其特征在于，包括如权利要求1
‑
3任一项所述的阵列基板。5.一种阵列基板的制备方法，其特征在于，包括：在基板上依次形成低温多晶硅有源层、栅绝缘层、栅极结构层和层间绝缘层，所述栅极结构层包括同层设置的栅极和栅线；在所述层间绝缘层远离所述基板的一侧依次形成第一半导体材料层和光阻图形，所述光阻图形与待形成的源极、漏极以及数据线相对应；对所述光阻图形以及所述第一半导体材料层进行刻蚀处理，形成源极、漏极和数据线；在所述源极、所述漏极和所述数据线远离所述基板的一侧形成依次形成平坦层、像素界定层和发光器件层；其中，所述栅线背向所述基板的一侧形成有凹槽，所述栅线在所述基板上的正投影和所述数据线在所述基板上正投影之间具有重合区域，所述重合区域位于所述凹槽在所述基板上的正投影区域内。6.根据权利要求5所述的阵列基板的制备方法，其特征在于，所述在所述栅绝缘层远离所述基板的一侧形成栅极结构层包括：在所述栅绝缘层远离所述基板一侧形成第二半导体材料层；在所述第二半导体材料层上涂覆光刻胶，形成第一光刻胶层；用第一半色调掩膜板或第一灰色调掩膜板对第一光刻胶层...

【专利技术属性】
技术研发人员：刘军，王庆贺，苏同上，程磊磊，周斌，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：