包括阻挡绝缘层的半导体器件以及相关方法技术

本发明专利技术提供一种包括阻挡绝缘层的半导体器件及其制造方法。该半导体器件包括：半导体衬底，包括多个有源区，其中有源区由器件隔离层定义且沿第一方向设置；多个位线电极，连接到所述有源区，其中每个所述位线电极沿第二方向延伸；以及多个第一阻挡绝缘层。每个所述第一阻挡绝缘层沿第三方向延伸，所述第一阻挡绝缘层中的至少一个设置于所述器件隔离层位于所述有源区中的两个之间的对应第一部分上，所述两个有源区沿第一方向相邻，所述第一方向与所述第二方向彼此不同。

【技术实现步骤摘要】

本专利技术的实施例涉及半导体器件和制造该半导体器件的方法。特别地， 本专利技术的实施例涉及包括阻挡绝缘层的半导体器件和制造该半导体器件的 方法。
技术介绍
可以减小半导体器件中图案的各尺寸以提高半导体器件的集成度。然 而，在某种程度上，正在达到使用光刻形成较精细图案的可实现极限。例如，存储器件中使用的4妄触塞(contact plug )的工艺裕度(process margin )正在 减小。即，减小了接触塞的尺寸，并减小了接触塞之间的分隔间距。因此， 连接到接触塞的存储节点(node)层之间会发生桥接(bridge)问题，存储 器件的可靠性会大大降低。此外，在具有设置在接触塞或存储节点层附近的互连线(例如位线电极 或栅电极)的半导体器件中形成紧凑布置的接触塞或存储节点层甚至是更困 难的。因为在该情况下在互连线与接触塞之间或者互连线与存储节点之间形 成桥接的可能性增大，所以困难更大。因此，需要非常昂贵的制造半导体器 件的装置来形成具有较精细图案的接触塞或存储节点层。
技术实现思路
本专利技术的实施例提供一种具有较高集成度和较高可靠性的半导体器件。 本专利技术的实施例还提供一种制造该半导体器件的方法。在一实施例中，本专利技术提供一种半导体器件，包括半导体衬底，包括 第一多个第一有源区，其中所述第一多个第一有源区的第一有源区由器件隔 离层定义，且沿第一方向设置；多个位线电极，连接到所述第一多个第一有 源区，其中每个所述位线电极沿第二方向延伸；以及多个第一阻挡绝缘层。 每个所述第 一 阻挡绝缘层沿第三方向延伸，至少 一个所述第 一 阻挡绝缘层设 置在位于所述第一多个第一有源区中的两个第一有源区之间的所述器件隔离层的对应第 一部分上，所述两个第 一有源区沿所述第 一方向相邻。在另一实施例中，本专利技术提供一种制造半导体器件的方法，包括在半导体衬底中形成器件隔离层从而定义第一多个第一有源区，其中所述第一多个第 一有源区的第 一有源区沿第 一方向设置；在所述半导体衬底上形成多个 位线电极，其中所述位线电极沿第二方向延伸且连接到所述第一多个第一有 源区；形成部分围绕所述位线电极的层间绝缘层；以及在所述层间绝缘层中 形成多个第一阻挡绝缘层。每个所述第一阻挡绝缘层沿第三方向延伸，至少 一个所述第一阻挡绝缘层中设置在位于所述第一多个第一有源区中的两个 第 一有源区之间的所述器件隔离层的对应第 一部分上，所述两个第一有源区 域沿所述第一方向相邻。附图说明这里将参照附图描述本专利技术的实施例，附图中图1、 3、 5、 7、 9和11是平面图，示出根据本专利技术一实施例制造半导 体器件的方法；图2、 4、 6、 8、 10和12分别是沿图1、 3、 5、 7、 9和11的线I'-I'取得 的剖^L图，图1、 3、 5、 7、 9和11也示出图2、 4、 6、 8、 10和12所示的 根据本专利技术 一 实施例的方法；图11和12还示出根据本专利技术一实施例的半导体存储器件的制造中的中 间结构；图13是剖视图，示出根据本专利技术另一实施例的半导体器件的制造中的 中间结构；图14-16示出根据本专利技术又一实施例的制造半导体器件的方法，其中图 14是半导体器件的制造中的中间结构的平面图，图15是沿图14的线I'-I'取 得的剖视图，图16是剖视图，示出使用图14-16所示的方法制造的半导体 器件的制造中的中间结构；图17是平面图，示出根据本专利技术又一实施例的半导体器件的制造中的 中间结构；以及图18是平面图，示出根据本专利技术又一实施例的半导体器件的制造中的 中间结构。具体实施方式图中，层的厚度和区域不一定按比例。另外，这里使用时，当第一元件 被描述为在第二元件上，，时，第一元件可直接在第二元件上，或者可以存 在居间元件。图1-12示出根据本专利技术一实施例制造半导体器件的方法，图11和12 示出根据本专利技术一实施例的半导体器件的制造中的中间结构。参照图1和2，在参照图l-12描述的实施例中，在半导体衬底105中形 成器件隔离层110从而定义多个第一有源区115a和多个第二有源区115b。 例如，器件隔离层110可通过在半导体衬底105中形成沟槽且然后用绝缘层 填充该沟槽而形成。第一和第二有源区115a和H5b可由器件隔离层110的 侧壁定义。这里将用方向Xl-X4 (即第一至第四方向)来描述本专利技术的实施例。方 向X1-X4示于图1、 3、 5、 7、 9、 11、 14、 17和18中。如这里定义的那样， 方向Xl-X4的每个平行于半导体衬底105的工作表面。另外，每个方向 由图中所示的箭头定义，且包括由箭头所示的方向(即正方向)以及与箭头 所指的方向相反的方向(即负方向)。另外，与箭头平行的所有线条沿箭头 定义的方向延伸。例如，方向XI由图中指示方向XI的箭头定义，从指示 方向XI的箭头延伸(沿该方向以及箭头所指方向的相反方向)的一线条以 及与指示方向XI的箭头平行的所有线条也沿方向XI延伸。另外，当两个 方向被描述为不同时，表示单条线不能同时沿这两个方向延伸，且分别 沿这两个方向延伸的两条线也不平行。第一和第二有源区115a和115b例如可沿方向XI (即第一方向)布置。 在参照图l-12描述的实施例中，第一有源区115a沿方向XI设置，第二有 源区115b也沿方向XI设置。即，第一有源区115a沿在方向XI上延伸的 线条设置，第二有源区115b也沿在方向XI上延伸的线条设置。沿同一线条 设置的第一有源区115a沿方向XI彼此分隔开。类似地，沿同一线条设置的 第二有源区115b沿方向XI彼此分隔开。然而，在参照图l-12描述的实施 例中，没有第一有源区115a设置在沿与第二有源区115b相同的在方向Xl 上延伸的线条上。即，沿方向Xl,没有第一有源区115a与第二有源区115b 分隔开。另外，如图l所示，例如，第一有源区(或多个第一有源区)115a 沿其设置的方向XI上的线条可以与第二有源区(或多个第二有源区)115b沿其设置的方向XI上的线条交替布置。这样的交替布置对于在所制造的半 导体器件中实现较高的集成度是有利的。供选地，第一和第二有源区115a和115b可被描述为以矩阵布置。在此 情况下，名称可以对换或不作区别。例如，参照图1，第一有源区115a和第 二有源区115b可被描述为沿在方向X2(即第二方向)上延伸的单条线设置。 因此，第一和第二有源区115a和115b的布置可以以不同的方式描述，但是 这样的描述不限制所附权利要求定义的本专利技术的范围。这里使用时，当描述元件(其可以是孔)为沿特定方向延伸时，表 示在与半导体衬底105的工作表面基本平行的平面内该元件的最大尺寸沿着 在该方向上延伸的线条。例如，参照图1，第一有源区115a的最大尺寸沿着 在方向XI上延伸的线条，因此第一有源区115a可被描述为沿方向XI延伸。在参照图l-12描述的实施例中，第一有源区115a和第二有源区115b 中的每个都沿方向XI延伸。因此，对于沿在方向XI上延伸的线条布置的 第一有源区115a的组，该组的第一有源区115a沿与该组的每个第一有源区 115a延伸的方向相同的方向布置。也就是说，这些第一有源区115a沿方向 XI设置且每个沿方向XI延伸。类似地，对于沿在方向XI上延伸的线条布 本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体衬底，包括第一多个第一有源区，其中所述第一多个第一有源区的所述第一有源区由器件隔离层定义，且沿第一方向设置；多个位线电极，连接到所述第一多个第一有源区，其中每个所述位线电极沿第二方向延伸；以及 多个第一阻挡绝缘层，其中每个所述第一阻挡绝缘层沿第三方向延伸，其中所述第一阻挡绝缘层中的至少一个设置在所述器件隔离层位于所述第一多个第一有源区中的两个第一有源区之间的对应第一部分上，且其中所述两个第一有源区沿所述 第一方向相邻。

【技术特征摘要】
KR 2007-1-26 8611/071.一种半导体器件，包括半导体衬底，包括第一多个第一有源区，其中所述第一多个第一有源区的所述第一有源区由器件隔离层定义，且沿第一方向设置；多个位线电极，连接到所述第一多个第一有源区，其中每个所述位线电极沿第二方向延伸；以及多个第一阻挡绝缘层，其中每个所述第一阻挡绝缘层沿第三方向延伸，其中所述第一阻挡绝缘层中的至少一个设置在所述器件隔离层位于所述第一多个第一有源区中的两个第一有源区之间的对应第一部分上，且其中所述两个第一有源区沿所述第一方向相邻。2. 根据权利要求1所述的半导体器件，其中所述第一方向、所述第二方 向、以及所述第三方向彼此不同。3. 根据权利要求1所述的半导体器件，还包括连接到所述第一多个第一 有源区的多个第 一存储节点层，其中所述第 一 阻挡绝缘层之一设置于第 一对 所述第一存储节点层之间且所述位线电极之一设置于第二对所述第一存储 节点层之间。4. 根据权利要求1所述的半导体器件，还包括连接到所述第一多个第一 有源区的多个第 一接触塞，其中所述第 一 阻挡绝缘层之一 的 一部分设置于第 一对所述第一接触塞之间，且所述位线电极之一的一部分设置于第二对所述 第一接触塞之间。5. 根据权利要求4所述的半导体器件，其中每个所述第一接触塞的一侧 壁接触所述第 一 阻挡绝缘层中对应的 一个。6. 根据权利要求4所述的半导体器件，还包括设置于所述位线电极的侧 壁上的多个间隔物绝缘层，其中每个所述第一接触塞具有接触所述第一阻挡绝缘层中对应的一个的侧壁，且设置于所述第一阻挡绝缘层中所述对应的一个与所述间隔物绝缘 层之一之间。7. 根据权利要求4所述的半导体器件，还包括连接到所述第 一多个第一 接触塞的多个第一存储节点层。8. 根据权利要求4所述的半导体器件，还包括设置于所述半导体衬底上且至少部分包围每个所述第一接触塞、每个所述位线电极、以及每个所述第 —阻挡绝缘层的层间绝缘层， 其中每个所述第 一阻挡绝缘层具有相对于所述层间绝缘层的蚀刻选择性，其中所述层间绝缘层包括氧化物膜，且 每个所述第一阻挡绝缘层包括氮化物膜。9. 根据权利要求4所述的半导体器件，还包括多个第二有源区，其中所述第二有源区沿所述第 一方向设置； 多个第二阻挡绝缘层，沿所述第三方向延伸，其中每个所述第二阻挡绝 缘层设置在所述器件隔离层位于两个所述第二有源区之间的对应第二部分 上，其中所述两个第二有源区沿所述第一方向相邻；以及 第二多个第一有源区，其中所述第二多个第 一有源区中的所述第 一有源区沿所述第 一方向设 置，且其中所述多个第二有源区设置在所述第一多个第一有源区与所述第二多个第一有源区之间。10. 根据权利要求9所述的半导体器件，其中所述位线电极还连接到所 述第二有源区。11. 根据权利要求9所述的半导体器件，其中每个所述第一阻挡绝缘层 设置于所述第二有源区中对应的一个上；且其中每个所述第二阻挡绝缘层设置于所述第一多个或所述第二多个第一有源区中对应的第一有源区上。12. 根据权利要求9所述的半导体器件，还包括连接到所述第二有源区 的多个第二接触塞，其中所述第二阻挡绝缘层之一的一部分设置于第一对所 述第二接触塞之间，且所述位线电极中的另 一个的一部分设置于第二对所述 第二接触塞之间。13. 根据权利要求12所述的半导体器件，还包括连接到所述第二接触塞 的多个第二存储节点层。14. 根据权利要求9所述的半导体器件，还包括连接到所述第二有源区 的多个第二存储节点层，其中所述第二阻挡绝缘层之一的一部分设置于第一对所述第二存储节点层之间，且所述位线电极中的另一个的一部分设置于第 二对所述第二存储节点层之间。15. —种制造半导体器件的方法，包括在半导体衬底中形成器件隔离层从而定义第一多个第一有源区，其中所述第 一 多个第 一有源区中的所述第 一有源区沿第 一方向设置；在所述半导体衬底上形成多个位线电极，其中所述位线电极沿第二方向延伸且连接...

【专利技术属性】
技术研发人员：徐亨源，金东铉，李康润，金圣求，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]