位于保护性层顶部上的高密度高Q值电容器制造技术

依照本发明专利技术，提供集成电路（１００）及其制造方法，该集成电路包含半导体衬底（１０５），该半导体衬底包含装置元件和互连装置元件并具有最上层（１１５）的金属化层（１１０）。该集成电路也可以包括在金属化层上面形成的保护性涂层（１２０），该保护性涂层具有暴露出部分金属化层的多个图案化区域（１１６ａ－ｃ），还具有在保护性涂层上形成的第一导电层（１２５）和在第一导电层上面形成的电介质层。该集成电路还可以包括在电介质层上面形成的第二导电层（１６０）和接触第一导电层末端部分的多个侧壁间隔（１４２）。

【技术实现步骤摘要】
【国外来华专利技术】
0001本专利技术一般涉及包含高密度高品质因子电容器的电子电路。
技术介绍
0002由于层内和层间电介质层所用材料的介电常数的限制，典型 的半导体装置受到低电容性密度的损害。此外，因为其低介电常数， 层内与层间电介质层所用的材料必须比较薄。因此，它们不可以用来 制造高密度电容器。典型地，需要使用额外的电容器电介质层来实现 高密度电容器。更进一步地，用在常规半导体装置内的电介质材料与 金属层一般没有足够的厚度来生成用于高侧壁密度的侧壁构形。0003常规装置的另一个缺点是它们具有低的品质因子，该品质因 子也被称作Q值。低Q值的一个原因是常规装置使用高电阻金属 或多晶硅来连接到电感器。此外，因为金属连线比较薄，所以它们有 高电阻。高电阻的另一个原因是铝一般被用作互连金属。铝具有比例 如铜更高的电阻率。电容器互联线的高电阻也可以负面地影响电压控 制振荡器应用中的相位噪声，并影响插入损耗。0004在某些情况，电容器中的高电压控制电容(VCC)是由用做 底部和顶部电极的材料的高电阻率引起的。 一个典型的高电阻率电容 器电极材料是多晶体硅(多晶硅)。多晶硅在施加偏压下易于耗 尽，这可以导致减小本文档来自技高网...

【技术保护点】
一种集成电路（１００），其包含：半导体衬底（１０５），所述半导体衬底包含装置元件和互连所述装置元件并具有最上层（１１５）的金属化层（１１０）；保护性涂层（１２０），其在所述金属化层（１１０）上面形成，所述保护性涂层具有暴露出部分所述金属化层（１１０）的多个图案化区域（１１６ａ－ｃ），第一导电层（１２５），其在所述保护性涂层（１２０）上形成；电介质层（１３０），其在所述第一导电层（１２５）上面形成；第二导电层（１６０），其在所述电介质层（１３０）上面形成；以及多个侧壁间隔（１４２），其接触所述第一导电层（１２５）的末端部分。

【技术特征摘要】
【国外来华专利技术】US 2005-9-30 11/239,2441.一种集成电路(100)，其包含半导体衬底(105)，所述半导体衬底包含装置元件和互连所述装置元件并具有最上层(115)的金属化层(110)；保护性涂层(120)，其在所述金属化层(110)上面形成，所述保护性涂层具有暴露出部分所述金属化层(110)的多个图案化区域(116a-c)，第一导电层(125)，其在所述保护性涂层(120)上形成；电介质层(130)，其在所述第一导电层(125)上面形成；第二导电层(160)，其在所述电介质层(130)上面形成；以及多个侧壁间隔(142)，其接触所述第一导电层(125)的末端部分。2. 根据权利要求l所述的集成电路(100)，其中至少一个所述图案 化区域ni6a-c)形成电容器并且其中所述至少一个所述图案化区域(116a-c)包含被从所述保护性涂层(120)形成的指状元件(118)分开 的多个孔洞(117)。3. 根据权利要求1所述的集成电路，其还包含 在所述第一导电层(125)和所述第二导电层(160)之间设置的第三导电层(150)。4. 根据权利要求2所述的集成电路(100)，其还包含 在所述第一导电层(125)和所述第二导电层(160)之间设置的第三导电层(150)，其中所述第二金属层(160)填充被从所述保护性涂层 (120)形成的所述指状元件(118)分开的至少部分所述孔洞(117)。5. 根据权利要求l所述的集成电路，其中所述金属化层(110)包含 铜或铝。6. 根据权利要求4所述的集成电路，其中所述第二导电层(160)包含铜。7. —种制造集成电路(...

【专利技术属性】
技术研发人员：BL威廉斯，MW利皮特三世，D克伦肖，L额，B梅赛，SK蒙塔格梅理，M汤姆普森，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：US[]