一种超宽频段晶体驱动电路制造技术

本发明专利技术公开了一种超宽频段晶体驱动电路，涉及集成电路技术领域，尤其涉及一种晶体驱动电路。该超宽频段晶体驱动电路包括反馈电阻模块、起振电路模块和第一选择器；反馈电阻模块连接于起振电路模块，起振电路模块连接于第一选择器、外部晶体和外部负载端；第一选择器连接于起振电路模块；起振电路模块还包括低频起振子电路和中高频起振子电路；当需要启动外部晶体时，驱动电路根据所需频率连接对应晶体；发送控制信号至反馈电阻模块，以将反馈电阻模块的阻值配置到启动晶体所需的阻值；发送选择信号至起振电路模块，以接通起振电路模块；第一选择器根据选择信号将选择后的晶体振荡信号输出至后续电路。本发明专利技术的晶体驱动电路减小了芯片面积和成本。了芯片面积和成本。了芯片面积和成本。

【技术实现步骤摘要】
一种超宽频段晶体驱动电路


[0001]本专利技术涉及集成电路
，尤其涉及一种晶体驱动电路，特别是涉及一种超宽频段晶体驱动电路。

技术介绍

[0002]晶体驱动器自上世纪20年代问世以来，其理论研究与制造水平都得到了飞速发展，各项性能指标显著提升。作为一种时钟频率源，与其他类型的振荡器相比，晶体振荡器以其优异的Q值、频率精度、稳定度等，广泛应用于军工以及民用消费电子领域。而在集成电路领域，为了使晶体频率信号有效、合理地传输至芯片核心，IO接口集成电路地作用至关重要。
[0003]随着对晶体驱动电路性能要求越来越高，不管是32.768KHz（低频）晶体驱动电路，还是几MHz乃至几十MHz（中高频）晶体驱动电路，都是设计者探索的方向。但是现有的晶体驱动电路中，不管是低频32.768K、还是中高频，都是相互独立于不同的芯片中。若同一颗芯片需要同时支持低频晶振和中高频晶振，即使两个频率不会同时存在于芯片系统中，也需要在芯片内为两个晶振分别提供晶体驱动电路、封装引脚以及外挂电阻，这样会导致芯片的面积增大、可利用的封装引脚减少，成本大大增加。

技术实现思路

[0004]本专利技术的主要目的在于提供一种超宽频段晶体驱动电路，旨在同一颗芯片同时支持低频晶振和中高频晶振。
[0005]为实现上述目的，本专利技术提供一种超宽频段晶体驱动电路，用以驱动低频晶体或中高频晶体、并输出低频或中高频晶体振荡信号；所述晶体驱动电路包括反馈电阻模块、起振电路模块和第一选择器； 所述反馈电阻模块连接于所述起振电路模块，所述起振电路模块连接于所述第一选择器、外部晶体和外部负载端；所述第一选择器连接于所述起振电路模块；所述起振电路模块还包括低频起振子电路和中高频起振子电路，分别用于启动低频晶体和中高频晶体；当需要启动外部晶体时，所述驱动电路根据所需频率连接对应晶体；发送控制信号至所述反馈电阻模块，以将所述反馈电阻模块的阻值配置到启动晶体所需的阻值；发送选择信号至所述起振电路模块，以接通所述起振电路模块中的其中一起振子电路，同时关闭另一起振子电路；第一选择器根据选择信号将选择后的晶体振荡信号输出至后续电路。
[0006]优选地，所述驱动电路还包括输出模块，所述输出模块连接于所述第一选择器，用于增加所述晶体振荡信号的驱动能力并输出。
[0007]优选地，所述驱动电路还包括触发器模块，所述触发器模块连接于所述输出模块和所述外部负载端，用于将外部输入的时钟信号发送至所述输出模块。
[0008]优选地，所述触发器模块为施密特触发器。
[0009]优选地，所述晶体驱动电路还包括第二选择器，所述第二选择器连接于所述触发
器模块和所述第一选择器，用于将所述触发器模块或所述第一选择器的信号输出。
[0010]优选地，所述驱动电路还包括寄存器模块，所述寄存器模块配置所述控制信号以调整所述反馈电阻模块的阻值、配置所述选择信号以选择接通低频起振子电路或中高频起振子电路；所述寄存器模块还配置第一启动信号或第二启动信号，以分别启动低频起振子电路或中高频起振子电路。
[0011]优选地，寄存器模块还发送旁路控制信号至所述触发器模块、所述起振电路模块和所述第二选择器，用以接通所述触发器模块和所述晶体驱动电路的外部负载端、关闭所述起振电路模块，并使所述第二选择器选择输出外部时钟信号。
[0012]优选地，所述反馈电阻模块包括多个串联的电阻，多个串联的电阻分别并联有开关，控制信号通过控制开关的接通或断开，以调整反馈电阻模块的阻值。
[0013]优选地，所述反馈电阻模块的阻值范围为500Kohm～10Mohm。
[0014]本专利技术技术方案通过将低频起振子电路和中高频起振子电路集成在同一颗芯片中，同时通过调整反馈电阻模块的阻值，以满足起振电路模块所需的反馈电阻，再通过选择信号分别接通低频或中高频起振子电路，分别启动低频或中高频晶体，满足芯片系统对不同时钟的要求，减小了电路设计面积、减少了引脚的使用和外挂电阻，大大减小了芯片面积和芯片成本。
附图说明
[0015]图1为本专利技术超宽频段晶体驱动电路的电路原理图；图2为本专利技术超宽频段晶体驱动电路的电路示意图；图3为本专利技术超宽频段晶体驱动电路中反馈电阻模块的电路示意图。
[0016]本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
[0017]具体实施方式
[0018]应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。
[0019]下面结合附图对本专利技术进一步说明。
[0020]本专利技术实施例提供一种超宽频段晶体驱动电路，支持低频晶体和中高频晶体驱动，用于为芯片系统提供不同频率的时钟信号。
[0021]如图1、图2所示，该超宽频段晶体驱动电路用以驱动低频晶体或中高频晶体、并输出低频或中高频晶体振荡信号，包括反馈电阻模块、起振电路模块和第一选择器MUX1；所述反馈电阻模块连接于所述起振电路模块，所述起振电路模块连接于所述第一选择器MUX1、外部晶体和外部负载端X0、X1；所述第一选择器MUX1连接于所述起振电路模块；所述起振电路模块还包括低频起振子电路和中高频起振子电路，分别用于启动低频晶体和中高频晶体；当需要启动外部晶体时，所述驱动电路根据所需时钟频率连接对应晶体；发送控制信号RF_SEL至所述反馈电阻模块，以将所述反馈电阻模块的阻值配置到启动晶体所需的阻值；发送选择信号REG_SEL至所述起振电路模块，以接通所述起振电路模块中的其中一起振子电路，同时关闭另一起振子电路；第一选择器MUX1根据选择信号REG_SEL将选择后的晶体振荡信号输出至后续电路。
[0022]由于本专利技术实施例将低频起振子电路和中高频起振子电路集成在同一颗芯片中，同时通过调整反馈电阻模块的阻值，以满足起振电路模块所需的反馈电阻，再通过选择信号REG_SEL分别接通低频或中高频起振子电路，分别启动低频或中高频晶体，满足芯片系统对不同时钟的要求，减小了电路设计面积、减少了引脚的使用和外挂电阻，大大减小了芯片面积和芯片成本。
[0023]具体地，起振电路模块中的低频起振子电路和中高频起振子电路的具体电路结构，可使用现有技术已公开的任意起振电路，只需分别对应满足启动低频晶体或中高频晶体的要求即可。
[0024]在具体实施例中，当芯片系统需要低频时钟信号时，晶体驱动电路在其外部负载端X0、X1连接低频晶体、并对地挂上负载。发送控制信号RF_SEL至反馈电阻模块，以将反馈电阻模块的阻值配置到启动低频晶体所需的阻值。发送选择信号REG_SEL至低频起振子电路，以接通低频起振子电路，同时关闭中高频起振子电路。低频晶体启动后，第一选择器MUX1根据选择信号REG_SEL选择将低频晶体振荡信号输出至后续电路。
[0025]在另一具体实施例中，当芯片系统需要中高频时钟信号时，晶体驱动电路在其外部负载端X0、X1连接中高频晶体、并对地挂上负载。发送控制信号RF_SEL至反馈电阻模块，以将反馈电阻模块的阻值本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种超宽频段晶体驱动电路，其特征在于，用以驱动低频晶体或中高频晶体、并输出低频或中高频晶体振荡信号；所述晶体驱动电路包括反馈电阻模块、起振电路模块和第一选择器；所述反馈电阻模块连接于所述起振电路模块，所述起振电路模块连接于所述第一选择器、外部晶体和外部负载端；所述第一选择器连接于所述起振电路模块；所述起振电路模块还包括低频起振子电路和中高频起振子电路，分别用于启动低频晶体和中高频晶体；当需要启动外部晶体时，所述驱动电路根据所需时钟频率连接对应晶体；发送控制信号至所述反馈电阻模块，以将所述反馈电阻模块的阻值配置到启动晶体所需的阻值；发送选择信号至所述起振电路模块，以接通所述起振电路模块中的其中一起振子电路，同时关闭另一起振子电路；第一选择器根据选择信号将选择后的晶体振荡信号输出至后续电路。2.根据权利要求1所述的超宽频段晶体驱动电路，其特征在于，所述驱动电路还包括输出模块，所述输出模块连接于所述第一选择器，用于增加所述晶体振荡信号的驱动能力并输出。3.根据权利要求2所述的超宽频段晶体驱动电路，其特征在于，所述驱动电路还包括触发器模块，所述触发器模块连接于所述输出模块和所述外部负载端，用于将外部输入的时钟信号发送至所述输出模块。4.根据权利要求3所述的超宽频段晶体驱动电路，其特征...

【专利技术属性】
技术研发人员：宋登明，
申请(专利权)人：成都锐成芯微科技股份有限公司，
类型：发明
国别省市：