一种半导体器件（２０）可包括衬底（２１）和衬底中的在其间界定沟道区（２４）的隔开的源区（１３）和漏区（２７）。衬底可在沟道和／或漏区中具有多个隔开的超晶格（２５）。各超晶格可包含多个层叠的层组，各组包含界定基础半导体部分的多个层叠的基础半导体单层和其上的至少一个非半导体单层。所述至少一个非半导体单层在邻近的基础半导体部分的晶格内被约束。所述半导体器件可以是ＤＭＯＳ器件。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体领域，更特别地，涉及基于能带设计具有增强 的性能的半导体和相关的方法。
技术介绍
已提出诸如通过增强电荷载流子的迁移率而增强半导体器件的性能的结构和技术。例如，Currie等人的美国专利申请No. 2003/0057416 公开了硅的应变材料层、硅-锗和松驰的硅，还包括否则会导致性能 劣化的无杂质区。在上面的硅层中得到的双轴应变改变载流子迁移率， 从而使得能够得到更高速度和/或更低功率的器件。公开的Fitzgerald 等人的美国专利申请No. 2003/0034529公开了也基于类似的应变硅技 术的CMOS逆变器。Takagi的美国专利No. 6472685 B2公开了包含夹在硅层之间的硅 和碳层使得第二硅层的导带和价带接收拉伸应变的半导体器件。具有 较小的有效质量并且通过施加到栅电极的电场而感应的电子被限制在 第二硅层中，由此，断言n沟道MOSFET具有较高的迁移率。Ishibashi等人的美国专利No. 4937204公开了 一种超晶格，其中， 少于八个单层并包含部分或二元或二元化合物半导体层的多个层被交 替和外延生长。主电流流动的方向与超晶格的层垂直。Wang等人的美国专利No. 5357119公开了具有通过减小超晶格 中的合金散射而实现的较高迁移率的Si-Ge短周期超晶格。沿着这些 路线，Candelaria的美国专利No. 5683934公开了包括含珪和第二材 料的合金的沟道层的增强迁移率的MOSFET，该第二材料以将沟道层 置于拉伸应力下的百分比替代性地存在于硅晶格中。Tsh的美国专利No. 5216262公开了包含两个势垒区和夹在势垒之间的薄外延生长半导体层的量子阱结构。各势垒区由厚度一般处于二到六个单层的范围中的Si02/Si的交替的层构成。厚得多的硅的部 分被夹在势垒之间。也是Tsu的并在2000年9月6日由Applied Physics and Materials Science & Processing在线出版的第391~402页的题目为Phenomena in silicon nanostructure devices，，的文章公开了珪和氧的半导体原子超 晶格(SAS) 。 Si/0超晶格被公开为在硅量子和发光器件中是有用的。 特别地，绿色电致发光二极管结构被构建和测试。二极管结构中的电 流流动是垂直的，即，与SAS的层垂直。所公开的SAS可包含被诸 如氧原子和CO分子的吸附物质(species)分隔开的半导体层。超出 氧的吸附单层的硅生长被描述为缺陷密度相当低的外延。 一个SAS结 构包含约为八个硅原子层的l.lnm厚的硅部分，另一结构具有两倍于 该厚度的珪。在Physical Review Letters, Vol. 89， No. 7 ( 2002年8月 12日)中出版的Luo等人的题目为Chemical Design of Direct-Gap Light-Emitting Smcon，，的文章进一步讨论了 Tsu的发光SAS结构。Wang、 Tsu和Lofgren的出版的国际申请WO 02/103767 Al公 开了薄的硅和氧、碳、氮、磷、锑、砷或氢的势垒构建块，以由此将 垂直流过晶格的电流减小四个数量级以上。绝缘层/势垒层允许挨着绝 缘层沉积低缺陷的外延硅。出版的Mears等人的英国专利申请2347520公开了非周期光子带 隙(APBG)结构的原理可适于电子带隙设计。特别地，该申请公开 了可以定制例如带最小值的位置、有效质量等的材料参数，以产生具 有希望的带结构特性的新的非周期材料。诸如电导率、热导率和介电 常数(dielectric permittivity)或磁导率的其它参数被公开为也可能被 设计到材料中。特别是在诸如金属氧化物半导体场效应晶体管(MOSFET)的多 数载流子器件中，半导体器件中的载流子流动的阻力是无效率的重要 来源。因此，希望提供可减小这些器件中的载流子流动导通电阻 (on-resistance )的增强的半导体材料。
技术实现思路
鉴于以上的背景，因此本专利技术的目的是提供具有减小的载流子流 动导通电阻的半导体器件。通过一种半导体器件提供根据本专利技术的这个及其它目的、特征和 优点，该半导体器件可包括衬底和在衬底中在其间界定沟道区的隔开 的源区和漏区。衬底可在沟道和/或漏区中具有多个隔开的超晶格。各超晶格可包含多个层叠的层组，各组包含界定基础(base)半导体部 分的多个层叠的基础半导体单层和其上的至少一个非半导体单层。并 且，所述至少一个非半导体单层可在邻近的基础半导体部分的晶格内 被约束。更特别地，源区和漏区可横向隔开，并且隔开的超晶格可在源区 和漏区之间横向延伸。另外，源区和漏区可垂直隔开，并且隔开的超 晶格可在源区和漏区之间垂直延伸。并且，隔开的超晶格可基本上相 互平行。该器件还可包括邻近沟道区的栅电介质层和邻近栅电介质层 的栅电极层。作为例子，基础半导体部分可包含硅，并且非半导体单层可包含 氧。更一般地，基础半导体部分可包含选自由第IV族半导体、第III-V 族半导体和第n-VI族半导体构成的组的基础半导体，并且，非半导 体单层可包含选自由氧、氮、氟和碳-氧构成的组的非半导体。例如，各非半导体层可以是单个单层厚。并且，各基础半导体部 分可小于八个单层厚。并且，各超晶格还可在最上面的层组上包含基 础半导体盖层。另外，所有的基础半导体部分均可为相同数量的单层厚，基础半导体部分中的至少一些可为不同数量的单层厚，或者，所 有的基础半导体部分均可为不同数量的单层厚。并且，各超晶格的邻 近的层组中的相对的基础半导体部分可在化学上键合(bound)在一 起。本专利技术的其它方面涉及器件的相关制造方法。附图说明图1是在其漏区和沟道区中包含多个超晶格的根据本专利技术的n沟 道横向DMOS器件的顶视图。图2是图1的器件的超晶格的剖面图。图3是沿线3-3切取的图1的器件的剖面图。图4是图1的器件的衬底的透视图，示出其中的超晶格填充沟槽。图5是在其漏极和沟道区中包含多个超晶格的根据本专利技术的n沟 道垂直DMOS器件的顶^L图。图6是图5的器件的超晶格的剖面图。图7是沿线7-7切取的图5的器件的剖面图。图8是图5的器件的衬底的透视图，示出其中的超晶格填充沟槽。图9是用于根据本专利技术的半导体器件中的超晶格的放大很大的示 意性剖面图。图10是图9所示的超晶格的一部分的示意性透视原子图。图ll是可在图l的器件中使用的超晶格的另一实施例的放大很大 的示意性剖面图。图12A是现有技术中的块体硅和图9 10所示的4/1 Si/O超晶格 的从伽马点(G)计算的带结构的示图。图12B是现有技术中的块体硅和图9 10所示的4/1 Si/O超晶格 的从Z点计算的带结构的示图。图12C是现有技术中的块体硅和图11所示的5/1/3/1 Si/0超晶格 的从伽马点和Z点计算的带结构的示图。图13是包含用于减小导通电阻的多个超晶格的根据本专利技术的n 沟道MOSFET器件的剖面图。图14是包含用于减小导通电阻的多个超晶格的根据本专利技术的n 沟道沟槽DMOS器件的剖面图。图15是根据本专利技术可以使用多个超晶格用于减小导通电阻的n 沟道超3D MOSFET的透视图。具体实施例方式本文档来自技高网...
【技术保护点】
一种半导体器件，包括：衬底；在所述衬底中在其间界定沟道区的隔开的源区和漏区；所述衬底在漏区中具有多个隔开的超晶格；各超晶格包含多个层叠的层组，各组包含界定基础半导体部分的多个层叠的基础半导体单层和其上的至少一个非半导体单层，且所述至少一个非半导体单层在邻近的基础半导体部分的晶格内被约束。
【技术特征摘要】
【国外来华专利技术】US 2005-9-23 60/720,3021.一种半导体器件，包括衬底；在所述衬底中在其间界定沟道区的隔开的源区和漏区；所述衬底在漏区中具有多个隔开的超晶格；各超晶格包含多个层叠的层组，各组包含界定基础半导体部分的多个层叠的基础半导体单层和其上的至少一个非半导体单层，且所述至少一个非半导体单层在邻近的基础半导体部分的晶格内被约束。2. 根据权利要求l的半导体器件，其中，所述多个隔开的超晶格 还延伸到沟道区中。3. 根据权利要求l的半导体器件，其中，所述源区和漏区横向隔开。4. 根据权利要求l的半导体器件，其中，所述源区和漏区垂直隔开。5. 根据权利要求l的半导体器件，其中，所述隔开的超晶格在所述源区和漏区之间横向延伸。6. 根据权利要求l的半导体器件，其中，所述隔开的超晶格在所 述源区和漏区之间垂直延伸。7. 根据权利要求l的半导体器件，其中，所述隔开的超晶格基本 上相互平行。8. 根据权利要求l的半导体器件，还包括邻近沟道区的栅电介质 层和邻近所述栅电介质层的栅电极层。9. 根据权利要求l的半导体器件，其中，各基础半导体部分包含选自由第iv族半导体、第in-v族半导体和笫n-vi族半导体构成的组的基础半导体；并且，各非半导体单层包含选自由氧、氮、氟和碳 -氧构成的组的非半导体。10. 根据权利要求l的半导体器件，其中，各超晶格的相邻层组 中的相对的基础半导体部分在化学上被键合在一起。11. 一种半导体器件，包括 衬底；在所述衬底中在其间界定沟道区的隔开的源区和漏区； 所述衬底在沟道区中具有多个隔开的超晶格；以及 各超晶格包含多个层叠的层组，各组包含界定基础半导体部分的 多个层叠的基础半导体单层和其上的至少一个非半导体单层，且所述 至少一个非半导体单层在邻近的基础半导体部分的晶格内被约束。12. 根据权利要求ll的半导体器件，其中，所述源区和漏区横向 隔开。13. 根据权利要求ll的半导体器件，其中，所述源区和漏区垂直 隔开。14. 根据权利要求ll的半导体器件，其中，所述隔开的超晶格在 所述源区和漏区之间横向延伸。15. 根据权利要求ll的半导体器件，其中，所述隔开的超晶格在 所述源区和漏区之间垂直延伸。16. 根据权利要求ll的半导体器件，其中，所述隔开的超晶格基 本上相互平行。17. 才艮据权利要求11的半导体器件，还包括邻近沟道区的栅电介 质层和邻近所述栅电介质层的栅电极层。18. 根据权利要求ll的半导体器件，其中，各基础半导体部分包 含选自由第IV族半导体、第III-V族半导体和第II-VI族半导体构成 的组的基础半导体；并且，.各非半导体单层包含选自由氧、氮、氟和 ...
【专利技术属性】
技术研发人员：RA布兰查德，
申请(专利权)人：梅尔斯科技公司，
类型：发明
国别省市：US[]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。