【技术实现步骤摘要】
本文所述各种实施例一般涉及晶体管技术，更具体地说，涉及制 作晶体管的设备和方法。
技术介绍
双极晶体管广泛使用于半导体器件中。在一些电子电路应用中，期望利用双极晶体管和CMOS器件。虽然很早以来就共识缩小电子组件的尺寸是所期望的，但不容易 确定实现此目的的可行方式，且并未产生可预测的效果。在半导体领域中，不断缩小半导体器件尺寸的愿望不是渐进地小幅度缩小半导体各个方面的尺寸，而是要求在基本结构上及制作该结 构的方式上进行大幅更改。由于包括缩小半导体尺寸的多个原因，通过CMOS技术制造的场 效晶体管已成了用于存储器电路的标准，在存储器电路中，大量的半 导体器件封装到集成电路芯片上。CMOS技术的使用 一般允许从使用 双极晶体管器件实现的缩小来缩小半导体器件尺寸。存在多种电路应用，其中要处理在不断增大的频率下的不断增大 的驱动电流。在此类应用中，双极晶体管的电流处理容量是所期望的， 虽然其尺寸是个缺点。另外，双极晶体管可能并非对于特定电路的所 有工作约束都是最佳解决方案。
技术实现思路
本专利技术涉及一种i殳备，包括 覆盖在衬底上的至少一个CMOS晶体管；以及 覆盖在所述衬底上的至少 一个鳍式双极晶体管。本专利技术涉及一种晶体管，包括在沿衬底表面上支撑的鳍片结构的轴的一个位置处的发射极区；在沿所述鳍片结构的轴末端的另 一位置处的集电极区；在所述发射极与集电极区之间的基极区；以及覆盖在所述衬底的表面上的接触线，所述接触线耦合到所述鳍片 结构的所述集电极与发射极区之间的所述鳍片结构的所述基极区，并 在所述衬底的表面上提供横向双极晶体管基电极。本专利技术涉及一种方法，包...
【技术保护点】
一种设备，包括： 覆盖在衬底上的至少一个ＣＭＯＳ晶体管；以及 覆盖在所述衬底上的至少一个鳍式双极晶体管。
【技术特征摘要】
US 2007-8-13 11/8379721.一种设备，包括覆盖在衬底上的至少一个CMOS晶体管；以及覆盖在所述衬底上的至少一个鳍式双极晶体管。2. 如权利要求l所述的设备，其中所述至少一个CMOS晶体管 至少之一是FinFET晶体管。3. 如权利要求1所述的设备，其中所述CMOS晶体管在操作上 耦合到所述鳍式双极晶体管。4. 一种晶体管，包括在沿村底表面上支撑的鳍片结构的轴的一个位置处的发射极区；在沿所述鳍片结构的轴末端的另一位置处的集电极区；在所述发射极与集电极区之间的基极区；以及覆盖在所述衬底的表面上的接触线，所述接触线耦合到所述鳍片 结构的所述集电极与发射极区之间的所述鳍片结构的所述基极区，并 在所述衬底的表面上提供横向双极晶体管基电极。5. 如权利要求4所述的晶体管，其中所迷接触线栅极结构是导电 材料。6. 如权利要求5所述的晶体管，其中所迷导电材料是含金属材料 或者是一种金属。7. 如权利要求5所述的晶体管，其中所述导电材料是多晶硅。8. 如权利要求4所述的晶体管，其中所述发射极区、所述集电极 区以及所述基极区由从硅、锗、碳化硅、砷化镓及磷化铟组成的一组 半导体材料中选择的 一种或多种半导体材料制成。9. 如权利要求4所述的晶体管，其中所述发射极包括重掺杂区。10. 如权利要求4所述的晶体管，其中所述集电极包括重掺杂子 区和在所述基极与所述重掺杂子区之间的轻掺杂子区。11. 如权利要求4所述的晶体管，其中所述衬底是埋氧(BOX)层。12. 如权利要求4所述的晶体管，其中在所述村底、所述发射极、 所述集电极、所述基极与所述基^ l接触结构之间的空间填充有 BPSG(掺杂硼磷的硅玻璃)或Si02(二氧化硅)。13. —种方法，包括 在衬底表面上形成植入物；选择性蚀刻晶圆表面以形成包括部分所述植入物的拉长鳍片； 形成与所述鳍片的相对末端相邻的集电+及/发射极区； 形成在所述集电极/发射极区中间的基极区。14. 如权利要求13所述的方法，其中所述植入物是集电极植入物。15. 如权利要求13所述的方法，还包括 在所述鳍片上形成抗蚀剂^r;f莫；以及通过利用在所述鳍片的轻掺杂集电极区上的所述抗蚀剂掩模阻 止所述集电极/发射极植入物的施加，将所述轻掺杂集电极区形成为所 述集电极/发射极区之一的一部分。16. 如权利要求13所述的方法，还包括 在所述鳍片上形成牺牲栅极层叠；以及通过倾斜所述集电极/发射极植入物的施加以将所述鳍片的轻掺 杂集电极区遮蔽在所述牺牲栅极层叠之后，将所述轻掺杂集电极区形 成...
【专利技术属性】
技术研发人员：R卡科施克，K施吕菲尔，
申请(专利权)人：英飞凌科技股份公司，
类型：发明
国别省市：DE[德国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。