输入可浮空的电源选择电路制造技术

本发明专利技术公开了一种输入可浮空的电源选择电路，涉及集成电路中电源管理系统技术领域。该电源选择电路连接于主电源和备用电源，包括电源开关子电路、电平位移子电路、锁存器和主电源检测子电路；主电源检测子电路用于检测主电源是否满足电路需求，并输出检测信号至电平位移子电路，电平位移子电路用于将检测信号转换为高压信号，并输出至锁存器，锁存器将高压信号输出至电源开关子电路，电源开关子电路和锁存器之间还连接有第一反相器，第一反相器将反向信号发送至电源开关子电路；电源开关子电路根据高压信号和反向信号接通主电源或备用电源，并由电源输出端输出至后续电路。本发明专利技术的电路结构简单，没有除漏电流之外的任何静态功耗。功耗。功耗。

【技术实现步骤摘要】
输入可浮空的电源选择电路


[0001]本专利技术涉及集成电路中电源管理系统
，特别是涉及一种输入可浮空的电源选择电路。

技术介绍

[0002]为了满足市场上的需求，现在的芯片，不仅对功能、面积和速度有很高的要求，同时对低功耗的要求也越来越高了。低功耗的设计思想有很多种，比如：当系统不需要CPU工作时，可以将CPU的时钟关闭让其停止工作；或者在芯片中内部将暂时不工作的区域断电；这两种方法，都可以一定程度上降低系统的功耗。
[0003]目前低功耗系统应用中，为了长待机时间，会选择主电源和备用电源结合的供电方式；当系统工作于高性能模式，使用主电源供电，当系统工作于低功耗模式或者移除主电源时，选择备用电源供电，甚至可实现长达十年更换一次备用电池。
[0004]在现有技术中，当切换电源时，需要系统进行判断并输入切换信号，同时，目前的电源选择电路静态功耗大。

技术实现思路

[0005]本专利技术的主要目的在于提供一种输入可浮空的电源选择电路，旨在减小电路的静态功耗、支持电源浮空应用。
[0006]为实现上述目的，本专利技术提供一种输入可浮空的电源选择电路，连接于主电源和备用电源，该电源选择电路包括电源开关子电路、电平位移子电路、锁存器和主电源检测子电路；所述主电源检测子电路用于检测主电源是否满足电路需求，并输出检测信号至所述电平位移子电路，所述电平位移子电路用于将检测信号转换为高压信号，并输出至所述锁存器，所述锁存器将高压信号输出至所述电源开关子电路，所述电源开关子电路和所述锁存器之间还连接有第一反相器，所述第一反相器输出反向信号至所述电源开关子电路；所述电源开关子电路根据所述高压信号和反向信号接通主电源或备用电源，并由电源输出端输出至后续电路。
[0007]优选地，所述电源开关子电路包括连接于备用电源的第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管，连接于主电源的第五PMOS管和第六PMOS管；所述第一PMOS管的衬底、栅极和漏极、所述第二PMOS管的漏极和衬底、所述第三PMOS管的漏极和衬底、所述第四PMOS管的衬底、所述第五PMOS管的栅极、漏极和衬底以及第六PMOS管的衬底连接于衬底电压；所述第一PMOS管的源极连接于所述备用电源；所述第二PMOS管的源极连接于所述备用电源、栅极连接于所述主电源；所述第三PMOS管的源极连接于所述主电源、栅极连接于所述备用电源；所述第五PMOS管的源极连接于所述主电源；所述第四PMOS管的源极连接于所述备用电源、栅极连接于所述第一反相器的输出端、漏极连接于电源输出端；所述第六PMOS管的源极连接于所述主电源、栅极连接于所述锁存器、漏极连接于所述电源输出端。
[0008]优选地，所述电平位移子电路包括第二反相器、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第七PMOS管和第八PMOS管；所述第二反相器的输入端连接于所述主电源检测子电路，输出端连接于所述第二NMOS管的栅极；所述第一NMOS管的栅极连接于所述主电源检测子电路、源极接地、漏极连接于所述第三NMOS管的源极；所述第二NMOS管的源极接地、漏极连接于所述第四NMOS管的源极；所述第三NMOS管的栅极连接于所述第四NMOS管的栅极、漏极连接于所述第七PMOS管的漏极和所述第八PMOS管的栅极；所述第四NMOS管的漏极连接于所述第七PMOS管的栅极和所述第八PMOS管的漏极；所述第七PMOS管和第八PMOS管的源极和衬底连接于衬底电压。
[0009]优选地，所述电路还包括上电复位子电路，所述上电复位子电路连接于所述电平位移子电路，用于延时启动所述电源选择电路。
[0010]优选地，所述上电复位子电路包括第一电容、第二电容、第九PMOS管、第五NMOS管、第六NMOS管、第三反相器和第四反相器；所述第一电容的一端连接于所述衬底电压、另一端连接于所述第五NMOS管的漏极和栅极，所述第五NMOS管的源极接地；第二电容的一端接地、另一端连接于所述第三反相器的输入端和所述第九PMOS管的漏极，所述第九PMOS管的源极和衬底连接于所述衬底电压、栅极连接于所述第五NMOS管的漏极和栅极，所述第三反相器的输出端连接于所述第四反相器的输入端和所述第六NMOS管的栅极，所述第四反相器的输出端连接于所述电平位移子电路中所述第三NMOS管和所述第四NMOS管的栅极；所述第六NMOS管的源极接地、漏极连接于所述电平位移子电路中所述第六PMOS管的栅极、所述第八PMOS管的漏极和第四NMOS管的漏极。
[0011]优选地，所述第三反相器和所述第六NMOS管的栅极之间还串接有第五反相器和第六反相器，所述第五反相器的输入端连接于所述第三反相器的输出端，所述第五反相器的输出端连接于所述第六反相器的输入端，所述第六反相器的输出端连接于所述第六NMOS管的栅极。
[0012]优选地，所述第九PMOS管和所述第五NMOS管为倒比管。
[0013]优选地，所述锁存器包括第七反相器和第七NMOS管，所述第七反相器的输入端连接于第七PMOS管的栅极和第八PMOS管的漏极，所述第七反相器的输出端连接于所述第一反相器的输入端；所述第七NMOS管的栅极连接于所述第一反相器的输入端、源极接地、漏极连接于所述第四NMOS管的源极。
[0014]优选地，所述第一PMOS管和所述第五PMOS管为低阈值器件，且两者的阈值均低于所述第四PMOS管和所述第六PMOS管的阈值。
[0015]本专利技术技术方案通过主电源检测子电路检测主电源是否满足电路正常工作，以使电源开关子电路根据检测结果接通主电源或备用电源。与现有技术相比，本专利技术的电路结构简单，无需外部输入主、从电源以外的任何判断信号，没有除漏电流之外的任何静态功耗，而且支持主电源或备用电源任一浮空应用。
附图说明
[0016]图1为本专利技术实施例输入可浮空的电源选择电路的原理示意图；图2为本专利技术实施例输入可浮空的电源选择电路中电源开关子电路的电路原理
图；图3为本专利技术实施例输入可浮空的电源选择电路中电平位移子电路、锁存器、主电源检测子电路和上电复位子电路的电路原理图。
[0017]本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
[0018]具体实施方式
[0019]应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。
[0020]下面结合附图对本专利技术进一步说明。
[0021]如图1所示，本专利技术实施例提供一种输入可浮空的电源选择电路，连接于主电源VDDM和备用电源VDDB，该电源选择电路包括电源开关子电路、电平位移子电路、锁存器和主电源检测子电路；主电源检测子电路用于检测主电源VDDM是否满足电路需求，并输出检测信号IN至电平位移子电路，电平位移子电路用于将检测信号IN转换为高压信号，并输出至锁存器，锁存器将高压信号输出至电源开关子电路，电源开关子电路和锁存器之间还连接有第一反相器inv1，第一反相器inv1输出反向信号至电源开关子电路；电源本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种输入可浮空的电源选择电路，连接于主电源和备用电源，其特征在于，所述电源选择电路包括电源开关子电路、电平位移子电路、锁存器和主电源检测子电路；所述主电源检测子电路用于检测主电源是否满足电路需求，并输出检测信号至所述电平位移子电路，所述电平位移子电路用于将检测信号转换为高压信号，并输出至所述锁存器，所述锁存器将高压信号输出至所述电源开关子电路，所述电源开关子电路和所述锁存器之间还连接有第一反相器，所述第一反相器输出反向信号至所述电源开关子电路；所述电源开关子电路根据所述高压信号和所述反向信号接通主电源或备用电源，并由电源输出端输出至后续电路。2.根据权利要求1所述的输入可浮空的电源选择电路，其特征在于，所述电源开关子电路包括连接于备用电源的第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管，连接于主电源的第五PMOS管和第六PMOS管；所述第一PMOS管的衬底、栅极和漏极、所述第二PMOS管的漏极和衬底、所述第三PMOS管的漏极和衬底、所述第四PMOS管的衬底、所述第五PMOS管的栅极、漏极和衬底以及第六PMOS管的衬底连接于衬底电压；所述第一PMOS管的源极连接于所述备用电源；所述第二PMOS管的源极连接于所述备用电源、栅极连接于所述主电源；所述第三PMOS管的源极连接于所述主电源、栅极连接于所述备用电源；所述第五PMOS管的源极连接于所述主电源；所述第四PMOS管的源极连接于所述备用电源、栅极连接于所述第一反相器的输出端、漏极连接于电源输出端；所述第六PMOS管的源极连接于所述主电源、栅极连接于所述锁存器、漏极连接于所述电源输出端。3.根据权利要求2所述的输入可浮空的电源选择电路，其特征在于，所述电平位移子电路包括第二反相器、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第七PMOS管和第八PMOS管；所述第二反相器的输入端连接于所述主电源检测子电路，输出端连接于所述第二NMOS管的栅极；所述第一NMOS管的栅极连接于所述主电源检测子电路、源极接地、漏极连接于所述第三NMOS管的源极；所述第二NMOS管的源极接地、漏极连接于所述第四NMOS管的源极；所述第三NMOS管的栅极连接于所述第四NMOS管的栅极、漏极连接于所述第七PMOS管的漏极和所述第八PMOS管的栅极；所述第四NMOS管的漏极连接于所述第七P...

【专利技术属性】
技术研发人员：黄存华，
申请(专利权)人：成都锐成芯微科技股份有限公司，
类型：发明
国别省市：