用于制造沟槽MOSFET的方法技术

在一种用于制造沟槽MOSFET的方法中，在单晶半导体层中产生沟槽，然后首先以散射氧化物层并且随后以多晶硅层在整个表面上覆盖表面，从而至少部分地以所述多晶硅填满所述沟槽。然后，将所述多晶硅层平坦化，直至所述沟槽之间的区域中的半导体层的表面为止。通过对所述沟槽中的多晶硅的裸露表面进行热氧化物，在所述多晶硅上产生厚的SiO2层，所述SiO2层用作用于后续注入步骤的注入掩模。随后进行用于产生源区和阱区的离子注入步骤以及用于完成所述MOSFET的其他步骤。所述方法使得能够以成本有利的方式在SiC中制造沟槽MOSFET，而无需用于产生所述源区和所述阱区的光刻设备。产生所述源区和所述阱区的光刻设备。产生所述源区和所述阱区的光刻设备。

【技术实现步骤摘要】
用于制造沟槽MOSFET的方法


[0001]本专利技术涉及一种用于制造沟槽MOSFET的方法，在该方法中，在进行离子注入(Ionenimplantation)以产生源区和阱区之前，在单晶半导体层中产生沟槽，并且至少部分地以多晶硅填满该沟槽。
[0002]沟槽MOSFET(MOSFET：Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，金属氧化物半导体场效应晶体管)是垂直构建的晶体管构件，其中，晶体管沟道垂直延伸。相对于平面式MOSFET，沟槽MOSFET具有以下优点：省去平面式MOSFET中存在的JFET区和与此相关的电阻。因此，沟槽MOSFET具有较低的电阻，并且由于其更大的集成密度而能够节省芯片面积并且因此节省制造成本。

技术介绍

[0003]在沟槽MOSFET的制造中，至今经常使用光刻掩模，借助这些光刻掩模，所有待转移到构件中的结构都通过相应的透明和不透明的区进行限定。对于掩模匹配的结构转移，具有相应高的分辨能力和调整能力的光刻掩模是必要的，其中，在此也不能低于技术决定的限制。这导致相应高的成本。为了在通过离子注入产生源区和阱区时避免这种光刻掩模，已知自调整的制造工艺。
[0004]关于硅(Si)中的沟槽MOSFET的自调整制造工艺的现有技术是在完成沟槽结构的产生之后产生自调整的n+源极接触或p阱区，也称为“沟槽在先(Trench
‑
First)”。US 9735266 B2示出这种制造技术的示例。在此，首先将沟槽蚀刻到单晶硅层中直至40μm的深度，并且随后热生长薄的氧化物。随后沉积多晶硅层，以便至少部分地以多晶硅填满沟槽。通过干法蚀刻去除存在于沟槽之间的多晶硅。随后在整个表面上沉积薄氧化物层，并且在沟槽壁处借助湿法蚀刻工艺(BOE：Buffered
‑
Oxide
‑
Etch，缓冲氧化物刻蚀)将其去除。在将硅层局部地、各向同性地蚀刻直至多晶硅的表面为止之后，进行自调整的n+源极和p阱注入。该技术适用于硅中的沟槽MOSFET的产生，然而，由于不同的材料特性而不能相同地转移到碳化硅(SiC)上。
[0005]因此，对于由碳化硅制成的单晶层中的沟槽MOSFET的制造，至今使用不同的自调整制造技术，其中，在完成离子注入之后产生沟槽结构(“沟槽在后(Trench
‑
Last)”)。在US 5614749 A中描述这种制造技术的示例。原则上，在此首先将n+源极和p阱区在整个表面上注入到SiC层的有源区域中。然后，随后才将沟槽蚀刻到这些注入区域中。然而，在此，蚀刻工艺的控制是困难的，因为蚀刻工艺取决于区域的掺杂。
[0006]本专利技术的任务在于，说明一种用于制造沟槽MOSFET的方法，该方法适用于在单晶SiC层中制造沟槽MOSFET，在没有用于产生源区和阱区的光刻掩模的情况下也能够应对，并且使得能够制造均匀的沟槽结构。

技术实现思路

[0007]本专利技术借助一种用于制造沟槽MOSFET的方法来解决。该方法的有利构型可以从以
下描述以及实施例中得出。在所提出的方法中，首先通过合适的蚀刻工艺在单晶的、尤其是外延的半导体层中产生沟槽。随后，优选地在整个表面上沉积散射氧化物层(Streuoxid
‑
Schicht)并且随后沉积多晶硅层，从而至少部分地以多晶硅填满沟槽。然后，优选地通过干法蚀刻，将多晶硅层平坦化，直至沟槽之间的半导体层的表面为止。该方法的特征在于，在用于制造源区和阱区(尤其是n+源极和p阱)的注入步骤之前，通过对多晶硅的裸露表面进行热氧化在沟槽中的多晶硅上产生足够厚的SiO2层，该SiO2层用作用于后续注入步骤的注入掩模并且防止沟槽侧壁上的导电沟道的危险，否则，这些导电沟道可能作为未经完美平坦化的多晶硅表面的后果而形成。通过热氧化物层的厚度也能够影响晶体管沟道中的掺杂并且因此影响阈值电压和沟道长度。热氧化物层的厚度可以通过氧化时间和氧化时的温度来控制。在此，多晶硅的热氧化可以一直执行，直至热氧化物层的表面的水平达到沟槽之间(MESA结构)的半导体层表面的水平为止。通常——但是并非在任何情况下——产生具有>100nm厚度的热氧化物层。
[0008]所提出的制造方法在没有用于产生构件的源区和阱区的光刻步骤的情况下也能够应对，并且因此不取决于光刻设备的分辨能力和调整能力。通过借助沟槽中的氧化多晶硅(热氧化物层)进行的可靠注入掩蔽，将连贯的、直接邻接沟槽边缘的源区和阱区如此实现，使得消除在沟槽侧壁上形成导电沟道的风险。在所提出的方法中，也可以通过选择多晶硅上的热氧化物厚度来设置晶体管的沟道区域中的掺杂。这影响启动电压(Einsatzspannung)和作为沟道电阻的关键因素的沟道长度。同时，与“沟槽在后”工艺相比，在该方法中没有出现构件结构的介电强度的降低。在后者的情况下，阱掺杂的大小限于低的掺杂物浓度。
[0009]在所提出的方法的一种有利的构型中，在用于在沟槽中的多晶硅上产生足够厚的热SiO2层或氧化物层的热氧化之后，在整个表面上沉积薄的散射氧化物层，因为最初沉积的薄散射氧化物层可能在多晶硅的平坦化中在某些位置处已经去除。
[0010]在产生第一和第二掺杂类型的源区和阱区之后，将具有位于其上的热氧化物层的多晶硅从沟槽中去除。随后，可以通过掩蔽工艺通过离子注入产生p+区域，这些p+区域用作屏蔽。然后，将栅极氧化物层以及再次将多晶硅层沉积到沟槽中并且进行平坦化。作为后续步骤，施加合适的金属化以用于创建用于栅极、源极和漏极的欧姆接触。
[0011]所提出的方法特别适用于在单晶的、尤其是外延生长的SiC中产生沟槽MOSFET，然而，原则上，也可以用于在其他半导体材料(例如Si或GaN)中产生这种MOSFET。
附图说明
[0012]以下结合附图基于实施例再次更详细地阐述所提出的方法。在此示出：
[0013]图1.1
‑
1.9示出用于根据所提出的方法制造沟槽MOSFET的各个制造步骤；以及
[0014]图2示出基于TCAD(Technology Computer
‑
Aided Design，技术计算机辅助设计)工艺模拟的、具有和不具有所提出的方法的热氧化物层的n+源极注入的比较。
具体实施方式
[0015]以下基于图1.1至图1.9，再次通过示例阐述所提出的、用于在外延SiC层中制造沟槽MOSFET的方法。在此，MOSFET的制造在外延生长的SiC层2中进行，该外延生长的SiC层具
有在由SiC制成的n+衬底1上的n
‑
掺杂。首先，在SiC层2中产生沟槽3。为此，借助PECVD(PECVD：Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积)来施加在该示例中具有1000nm厚度的、由SiO2制成的硬掩膜4。然后本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于制造沟槽MOSFET的方法，所述方法具有以下步骤：在单晶半导体层(2)中产生沟槽(3)，沉积散射氧化物层(5)，并且随后沉积多晶硅层，从而至少部分地以多晶硅(6)填满所述沟槽(3)，将所述多晶硅层平坦化，直至所述沟槽(3)之间的半导体层的表面为止，对所述沟槽(3)中的所述多晶硅(6)的裸露表面进行热氧化，以便在所述沟槽(3)中的所述多晶硅(6)上产生热SiO2层(7)，所述热SiO2层形成用于随后的注入步骤的注入掩模，执行第一离子注入，以产生第一掺杂类型的源区(9)，执行第二离子注入，以在所述源区(9)下方产生第二掺杂类型的阱区(10)，从所述沟槽(3)中去除具有所述热SiO2层(7)的多晶硅(6)，以及在所述沟槽(3)中，沉积氧化物层(13)，并且随后沉积多晶硅层(14)。2.根据权利要求1所述的方法，其特征在于，将所述热SiO2层(7)产生得如此之厚，使得所述热SiO2层...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：弗劳恩霍夫应用研究促进协会，
类型：发明
国别省市：