显示基板和显示装置制造方法及图纸

一种显示基板和显示装置。该显示基板包括衬底基板以及设置在衬底基板上的多个移位寄存器单元，多个移位寄存器单元沿第一方向并列排布；多个移位寄存器单元中的每个包括输入电路、输出电路、第一复位电路和帧复位信号连接走线；帧复位信号连接走线沿第二方向延伸，且被配置为向第一复位电路提供帧复位信号；第一复位电路被配置为响应于帧复位信号，以在显示基板的两个显示帧之间的时间段内对第一节点以及输出端进行复位；第一复位电路包括第一晶体管和第二晶体管，帧复位信号连接走线、第一晶体管的栅极以及第二晶体管的栅极设置在第一导电层；移位寄存器单元还包括设置在第二导电层的第一转接电极。本公开的实施例提供的显示基板以及显示装置可以提高产品的信赖性。示基板以及显示装置可以提高产品的信赖性。示基板以及显示装置可以提高产品的信赖性。

【技术实现步骤摘要】
显示基板和显示装置


[0001]本公开的实施例涉及一种显示基板和显示装置。

技术介绍

[0002]在显示
，例如液晶显示的像素阵列通常包括多行栅线和与之交错的多列数据线。对栅线的驱动可以通过贴附的集成驱动电路实现。近几年随着非晶硅薄膜工艺的不断提高，也可以将栅线驱动电路直接集成在薄膜晶体管阵列基板上构成GOA(Gate-driver On Array)来对栅线进行驱动。
[0003]例如，可以采用由多个级联的移位寄存器单元构成的GOA为像素阵列的多行栅线提供开关态电压信号，从而控制多行栅线依序打开，并由数据线向像素阵列中对应行的像素单元提供数据信号，以形成显示图像的各灰阶所需要的灰度电压，进而显示每一帧图像。

技术实现思路

[0004]本公开至少一实施例提供一种显示基板，包括：衬底基板以及设置在所述衬底基板上的多个移位寄存器单元，所述多个移位寄存器单元沿第一方向并列排布；所述多个移位寄存器单元中的每个包括输入电路、输出电路、第一复位电路和帧复位信号连接走线；所述帧复位信号连接走线沿第二方向延伸，且被配置为向所述第一复位电路提供帧复位信号，所述第二方向与所述第一方向彼此交叉；所述输入电路被配置为响应于输入信号以控制第一节点的电平；所述输出电路被配置为接收时钟信号，并在所述第一节点的电平的控制下将所述时钟信号作为输出信号输出至输出端；所述第一复位电路被配置为响应于所述帧复位信号，以在所述显示基板的两个显示帧之间的时间段内对所述第一节点以及所述输出端进行复位；所述第一复位电路包括第一晶体管和第二晶体管，所述帧复位信号连接走线、所述第一晶体管的栅极以及所述第二晶体管的栅极设置在第一导电层；所述移位寄存器单元还包括设置在第二导电层的第一转接电极，所述第一晶体管的栅极与所述第二晶体管的栅极连接，且均通过所述第一转接电极与所述帧复位信号连接走线电连接。
[0005]例如，在本公开一实施例提供的显示基板中，所述第一晶体管与所述第二晶体管沿所述第二方向相邻排布；所述移位寄存器单元还包括沿所述第二方向延伸的第一电压连接走线，所述第一电压连接走线被配置为向所述移位寄存器单元提供第一电压，所述第一电压用于在所述显示基板的两个显示帧之间的时间段内对所述第一节点以及所述输出端进行复位；所述第一电压连接走线、所述第一晶体管的第一极和第二极、所述第二晶体管的第一极和第二极均设置在所述第二导电层；所述第一晶体管的第一极与所述第一节点电连接，所述第二晶体管的第一极与所述输出端电连接，所述第一晶体管的第二极以及所述第二晶体管的第二极均与所述第一电压连接走线电连接。
[0006]例如，在本公开一实施例提供的显示基板中，所述移位寄存器单元还包括设置在所述第二导电层且沿所述第一方向延伸的分支走线，所述分支走线与所述第一电压连接走线连接；所述第一晶体管的第二极和所述第二晶体管的第二极分别布置在所述分支走线的
两侧，且均与所述分支走线连接。
[0007]例如，在本公开一实施例提供的显示基板中，所述第一晶体管与所述第二晶体管的尺寸相同。
[0008]例如，在本公开一实施例提供的显示基板中，所述多个移位寄存器单元包括在所述第一方向上相邻设置的第一移位寄存器单元和第二移位寄存器单元，所述第一移位寄存器单元与所述第二移位寄存器单元共用同一条所述第一电压连接走线，且相对于所述第一电压连接走线轴对称分布。
[0009]例如，在本公开一实施例提供的显示基板中，所述移位寄存器单元还包括沿所述第二方向延伸的输入信号连接走线，所述输入信号连接走线被配置为向所述输入电路提供所述输入信号；所述输入电路包括第三晶体管，所述输入信号连接走线以及所述第三晶体管的栅极均设置在所述第一导电层，所述第三晶体管的栅极与所述输入信号连接走线连接；所述第三晶体管的第一极和第二极均设置在所述第二导电层，所述第三晶体管的第一极与所述第三晶体管的栅极电连接，所述第三晶体管的第二极与所述第一晶体管的第一极连接，且所述第一节点为所述第三晶体管的第二极与所述第一晶体管的第一极的汇合点。
[0010]例如，在本公开一实施例提供的显示基板中，所述移位寄存器单元还包括设置在所述第一导电层的第二转接电极以及设置在所述第二导电层的第三转接电极，所述第二转接电极和所述第三转接电极在所述衬底基板上的正投影至少部分重叠；所述第二转接电极与所述第三晶体管的栅极连接，所述第三转接电极与所述第三晶体管的第一极连接，所述第二转接电极与所述第三转接电极电连接。
[0011]例如，在本公开一实施例提供的显示基板中，所述第三晶体管的第一极包括沿所述第一方向延伸的第一连接部以及多个沿所述第二方向延伸的第一突出部，所述第一连接部与所述第三转接电极连接，所述多个第一突出部分别与所述第一连接部连接，所述多个第一突出部之间形成多个第一凹陷部；所述第三晶体管的第二极包括沿所述第一方向延伸的第二连接部以及多个沿所述第二方向延伸的第二突出部，所述多个第二突出部分别与所述第二连接部连接，所述多个第二突出部之间形成多个第二凹陷部；所述多个第一突出部伸入所述多个第二凹陷部中，以使得所述多个第二突出部和所述多个第一突出部沿所述第一方向依次间隔排布。
[0012]例如，在本公开一实施例提供的显示基板中，所述移位寄存器单元还包括沿所述第二方向延伸的时钟信号连接走线，所述时钟信号连接走线被配置为向所述输出电路提供时钟信号；所述输出电路包括第四晶体管和第一电容；所述第四晶体管的栅极以及所述第一电容的第一极设置在所述第一导电层，且所述第一电容的第一极位于所述第四晶体管的栅极靠近所述显示基板的显示区域的一侧；所述第四晶体管的第一极和第二极、所述第一电容的第二极以及所述时钟信号连接走线均设置在所述第二导电层；所述第四晶体管的栅极与所述第三晶体管的第二极电连接，所述第四晶体管的第一极与所述时钟信号连接走线连接以接收所述时钟信号，所述第四晶体管的第二极与所述第二晶体管的第一极连接；所述第一电容的第一极与所述第四晶体管的栅极连接，所述第一电容的第二极与所述第四晶体管的第二极连接。
[0013]例如，在本公开一实施例提供的显示基板中，所述第四晶体管包括多个沿所述第二方向并联的子晶体管，每个所述子晶体管包括设置在所述第一导电层的栅极、设置在所
述第二导电层的第一极和第二极、以及设置在半导体层的有源层；多个所述子晶体管的栅极彼此连接，多个所述子晶体管的第一极彼此连接，多个所述子晶体管的第二极彼此连接，多个所述子晶体管的有源层沿所述第二方向依次排布，且彼此独立不连接。
[0014]例如，在本公开一实施例提供的显示基板中，所述时钟信号连接走线与所述输入信号连接走线在所述衬底基板上的正投影部分平行，且部分重叠。
[0015]例如，在本公开一实施例提供的显示基板中，所述移位寄存器单元还包括设置在所述第一导电层的第四转接电极和设置在所述第二导电层的第五转接电极，所述第四转接电极和所述第五转接电极在所述衬底基板上的正投影至少部分重叠，且所述第四转接电极与所述第五转接电极电连接；所述第四转接电极在所述第三晶体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种显示基板，包括：衬底基板以及设置在所述衬底基板上的多个移位寄存器单元，其中，所述多个移位寄存器单元沿第一方向并列排布；所述多个移位寄存器单元中的每个包括输入电路、输出电路、第一复位电路和帧复位信号连接走线；所述帧复位信号连接走线沿第二方向延伸，且被配置为向所述第一复位电路提供帧复位信号，所述第二方向与所述第一方向彼此交叉；所述输入电路被配置为响应于输入信号以控制第一节点的电平；所述输出电路被配置为接收时钟信号，并在所述第一节点的电平的控制下将所述时钟信号作为输出信号输出至输出端；所述第一复位电路被配置为响应于所述帧复位信号，以在所述显示基板的两个显示帧之间的时间段内对所述第一节点以及所述输出端进行复位；所述第一复位电路包括第一晶体管和第二晶体管，所述帧复位信号连接走线、所述第一晶体管的栅极以及所述第二晶体管的栅极设置在第一导电层；所述移位寄存器单元还包括设置在第二导电层的第一转接电极，所述第一晶体管的栅极与所述第二晶体管的栅极连接，且均通过所述第一转接电极与所述帧复位信号连接走线电连接。2.根据权利要求1所述的显示基板，其中，所述第一晶体管与所述第二晶体管沿所述第二方向相邻排布；所述移位寄存器单元还包括沿所述第二方向延伸的第一电压连接走线，所述第一电压连接走线被配置为向所述移位寄存器单元提供第一电压，所述第一电压用于在所述显示基板的两个显示帧之间的时间段内对所述第一节点以及所述输出端进行复位；所述第一电压连接走线、所述第一晶体管的第一极和第二极、所述第二晶体管的第一极和第二极均设置在所述第二导电层；所述第一晶体管的第一极与所述第一节点电连接，所述第二晶体管的第一极与所述输出端电连接，所述第一晶体管的第二极以及所述第二晶体管的第二极均与所述第一电压连接走线电连接。3.根据权利要求2所述的显示基板，其中，所述移位寄存器单元还包括设置在所述第二导电层且沿所述第一方向延伸的分支走线，所述分支走线与所述第一电压连接走线连接；所述第一晶体管的第二极和所述第二晶体管的第二极分别布置在所述分支走线的两侧，且均与所述分支走线连接。4.根据权利要求1-3任一所述的显示基板，其中，所述第一晶体管与所述第二晶体管的尺寸相同。5.根据权利要求2或3所述的显示基板，其中，所述多个移位寄存器单元包括在所述第一方向上相邻设置的第一移位寄存器单元和第二移位寄存器单元，所述第一移位寄存器单元与所述第二移位寄存器单元共用同一条所述第一电压连接走线，且相对于所述第一电压连接走线轴对称分布。
6.根据权利要求2或3所述的显示基板，其中，所述移位寄存器单元还包括沿所述第二方向延伸的输入信号连接走线，所述输入信号连接走线被配置为向所述输入电路提供所述输入信号；所述输入电路包括第三晶体管，所述输入信号连接走线以及所述第三晶体管的栅极均设置在所述第一导电层，所述第三晶体管的栅极与所述输入信号连接走线连接；所述第三晶体管的第一极和第二极均设置在所述第二导电层，所述第三晶体管的第一极与所述第三晶体管的栅极电连接，所述第三晶体管的第二极与所述第一晶体管的第一极连接，且所述第一节点为所述第三晶体管的第二极与所述第一晶体管的第一极的汇合点。7.根据权利要求6所述的显示基板，其中，所述移位寄存器单元还包括设置在所述第一导电层的第二转接电极以及设置在所述第二导电层的第三转接电极，所述第二转接电极和所述第三转接电极在所述衬底基板上的正投影至少部分重叠；所述第二转接电极与所述第三晶体管的栅极连接，所述第三转接电极与所述第三晶体管的第一极连接，所述第二转接电极与所述第三转接电极电连接。8.根据权利要求7所述的显示基板，其中，所述第三晶体管的第一极包括沿所述第一方向延伸的第一连接部以及多个沿所述第二方向延伸的第一突出部，所述第一连接部与所述第三转接电极连接，所述多个第一突出部分别与所述第一连接部连接，所述多个第一突出部之间形成多个第一凹陷部；所述第三晶体管的第二极包括沿所述第一方向延伸的第二连接部以及多个沿所述第二方向延伸的第二突出部，所述多个第二突出部分别与所述第二连接部连接，所述多个第二突出部之间形成多个第二凹陷部；所述多个第一突出部伸入所述多个第二凹陷部中，以使得所述多个第二突出部和所述多个第一突出部沿所述第一方向依次间隔排布。9.根据权利要求7所述的显示基板，其中，所述移位寄存器单元还包括沿所述第二方向延伸的时钟信号连接走线，所述时钟信号连接走线被配置为向所述输出电路提供时钟信号；所述输出电路包括第四晶体管和第一电容；所述第四晶体管的栅极以及所述第一电容的第一极设置在所述第一导电层，且所述第一电容的第一极位于所述第四晶体管的栅极靠近所述显示基板的显示区域的一侧；所述第四晶体管的第一极和第二极、所述第一电容的第二极以及所述时钟信号连接走线均设置在所述第二导电层；所述第四晶体管的栅极与所述第三晶体管的第二极电连接，所述第四晶体管的第一极与所述时钟信号连接走线连接以接收所述时钟信号，所述第四晶体管的第二极与所述第二晶体管的第一极连接；所述第一电容的第一极与所述第四晶体管的栅极连接，所述第一电容的第二极与所述第四晶体管的第二极连接。10.根据权利要求9所述的显示基板，其中，所述第四晶体管包括多个沿所述第二方向并联的子晶体管，每个所述子晶体管包括设
置在所述第一导电层的栅极、设置在所述第二导电层的第一极和第二极、以及设置在半导体层的有源层；多个所述子晶体管的栅极彼此连接，多个所述子晶体管的第一极彼此连接，多个所述子晶体管的第二极彼此连接，多个所述子晶体管的有源层沿所述第二方向依次排布，且彼此独立不连接。11.根据权利要求9所述的显示基板，其中，所述时钟信号连接走线与所述输入信号连接走线在所述衬底基板上的正投影部分平行，且部分重叠。12.根据权利要求9所述的显示基板，其中，所述移位寄存器单元还包括设置在所述第一导电层的第四转接电极和设置在所述第二导电层的第五转接电极，所述第四转接电极和所述第五转接电极在所述衬底基板上的正投影至少部分重叠，且所述第四转接电极与所述第五转接电极电连接；所述第四转接电极在所述第三晶体管的栅极与所述第一晶体管的栅极之间，所述第五转接电极在所述第三晶体管的第二极与所述第一晶体管的第一极之间；所述第四转接电极与所述第四晶体管的栅极电连接，所述第五转接电极与所述第一晶体管的第一极以及所述第三晶体管的第二极连接。13.根据权利要求12所述的显示基板，其中，所述移位寄存器单元还包括设置在所述第一导电层的第一连接电极，所述第一连接电极的两端分别与所述第四晶体管的栅极以及所述第四转接电极连接；所述第一连接电极位于所述输入信号连接走线靠近所述第一晶体管的一侧，且所述第一连接电极与所述输入信号连接走线在所述衬底基板上的正投影部分平行。14.根据权利要求12所述的显示基板，其中，所述移位寄存器单元还包括控制电路，所述控制电路配置为根据所述第一节点的电平控制第二节点的电平；所述控制电路包括第五晶体管、第六晶体管、第七晶体管以及第八晶体管，所述第五晶体管的栅极、所述第六晶体管的栅极、所述第七晶体管的栅极以及所述第八晶体管的栅极均设置在所述第一导电层，所述第五晶体管的第一极和第...

【专利技术属性】
技术研发人员：马睿，马小叶，邵贤杰，杜瑞芳，
申请(专利权)人：合肥鑫晟光电科技有限公司，
类型：发明
国别省市：