一种屏蔽栅沟槽结构、屏蔽栅沟槽MOSFET制造技术

本申请及一种屏蔽栅沟槽结构、屏蔽栅沟槽MOSFET，包括：屏蔽栅沟槽；所述沟槽的侧壁从底部至第二目标深度覆屏蔽栅氧化层，沟槽侧壁从所述第二目标深度至开口处覆栅氧化层；所述沟槽内从底部至第一目标深度填充屏蔽栅多晶硅，从第一目标深度往上填充目标厚度K的氮化硅层，所述氮化硅层表面至第三目标深度填充栅极多晶硅；所述屏蔽栅多晶硅和栅极多晶硅被氮化硅层完全隔离，所述氮化硅层顶部嵌入到所述栅极多晶硅内。本申请可缩短施工时间，间接提高了生产效率，在制造成本上，氮化硅层也优于高密度等离子体(HDP)，从而节约了制造成本。从而节约了制造成本。从而节约了制造成本。

【技术实现步骤摘要】
一种屏蔽栅沟槽结构、屏蔽栅沟槽MOSFET


[0001]本申请及半导体器件，具体涉及一种屏蔽栅沟槽结构、屏蔽栅沟槽MOSFET。

技术介绍

[0002]屏蔽栅沟槽MOSFET是目前最先进的功率MOSFET器件技术，具有比传统沟槽MOSFET更低的导通电阻、更快的开关速度等优点。在系统应用中拥有更低的导通损耗和更低的开关损耗，系统拥有更高的转换和传输效率。图1为屏蔽栅沟槽MOSFET元胞结构示意图；为了得到以上优点，如图1所示，屏蔽栅沟槽MOSFET引入屏蔽栅结构，屏蔽栅多晶硅110与器件栅极通过绝缘介质层隔离。屏蔽栅多晶硅110与器件栅极隔离工艺是屏蔽栅沟槽MOSFET制造关键工艺步骤。现有常见屏蔽栅沟槽MOSFET的制造方法采用氧化层作为屏蔽栅多晶硅110与器件栅极隔离绝缘介质层，具体的说是采用高密度等离子体(HDP)氧化层作为屏蔽栅多晶硅110与器件栅极隔离绝缘介质层。同时保证产品特性一致性，引入了Stop
‑
layer(停止层)氮化硅层105b，化学机械抛光(CMP)研磨晶圆表面HDP氧化层的片内均匀性，干法刻蚀或湿法刻本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种屏蔽栅沟槽结构，其特征在于，包括：屏蔽栅沟槽；所述沟槽的侧壁从底部至第二目标深度覆屏蔽栅氧化层，沟槽侧壁从所述第二目标深度至开口处覆栅氧化层；所述沟槽内从底部至第一目标深度填充屏蔽栅多晶硅，从第一目标深度往上填充目标厚度K的氮化硅层，所述氮化硅层表面至第三目标深度填充栅极多晶硅；所述屏蔽栅多晶硅和栅极多晶硅被氮化硅层完全隔离。2.根据权利要求1所述的一种屏蔽栅沟槽结构，其特征在于，所述第一目标深度、第二目标深度、第三目标深度以所述沟槽的开口处开始计算。3.根据权利要求2所述的一种屏蔽栅沟槽结构，其特征在于，所述第一目标深度为0.8～1.8um，第二目标深度为0.5um～1.5um，第三目标深度为0A～3000A，目标厚度K为2000A～5000A。4.根据权利要求3所述的一种屏蔽栅沟槽结构，其特征在于，所述屏蔽栅氧化层的厚度大于栅氧化层的厚度。5.根据权利要求1所述的一种屏蔽栅沟槽结构，其特征在于，所述沟槽为U形槽。6.根据权利要求1所述的一种屏蔽栅沟槽结构，其特征在于，...

【专利技术属性】
技术研发人员：ꢀ五一IntClH零一L二九四二三，
申请(专利权)人：四川遂宁市利普芯微电子有限公司，
类型：新型
国别省市：