一种芯片可靠性评估方法、装置及芯片制造方法及图纸

本发明专利技术实施例提供一种芯片可靠性评估方法、装置及芯片，该方法包括测试芯片的抗ESD能力；添加寄生元件和等效器件至芯片的内部电路，组成新电路，其中，所述寄生元件为所述芯片在电磁干扰下产生的电容和/或电感，所述等效器件为芯片封装等效的电阻和/或电感；对所述新电路进行老化测试，以确定所述芯片的老化特性；根据所述芯片的抗ESD能力和所述芯片的老化特性，对所述芯片进行可靠性评估。所述芯片可靠性评估方法实现了芯片在不同电磁干扰下的可靠性的评估。的可靠性的评估。的可靠性的评估。

【技术实现步骤摘要】
一种芯片可靠性评估方法、装置及芯片


[0001]本专利技术涉及芯片领域，具体地涉及一种芯片可靠性评估方法、装置及芯片。

技术介绍

[0002]可靠性预计是芯片可靠性设计的关键环节，其根据芯片组成的工艺、元器件、封装形式等推测出芯片的可靠性。目前芯片的可靠性预计方法主要有两大类：一是以《美国军用手册
‑
电子设备可靠性预计（MIL
‑
HDBK
‑
217）》为蓝本制定的手册/标准的预计方法；二是基于失效物理（POF）的可靠性评价，是通过分析和检测找出失效原因，从本质上分析失效。其中基于手册的可靠性预计以经验的故障率模型为基础，需要大量的环境数据以及芯片运行数据，在准确性上很多局限。而失效物理法采用失效物理法预计芯片的可靠性，实验采用加速寿命的方法进行预测，但无法对芯片设计提供指导，是等芯片制造出来后对芯片可靠性的评估。
[0003]上述两种方法都仅仅考虑了过电干扰、热等环境对芯片的影响，没有考虑电磁干扰对芯片的影响。随着电力设备变电站就地化、小型化，以及高功率器件与低压芯片的合封趋势，强的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片可靠性评估方法，其特征在于，包括：测试芯片的抗ESD能力；添加寄生元件和等效器件至芯片的内部电路，组成新电路，其中，所述寄生元件为所述芯片在电磁干扰下产生的电容和/或电感，所述等效器件为芯片封装等效的电阻和/或电感；对所述新电路进行老化测试，以确定所述芯片的老化特性；根据所述芯片的抗ESD能力和所述芯片的老化特性，对所述芯片进行可靠性评估。2.根据权利要求1所述的方法，其特征在于，所述测试芯片抗ESD能力，包括：对所述芯片中的器件进行TLP测试，以确定所述器件的最大脉冲电流；根据所述器件的最大脉冲电流和TLP、HBM的等效关系，确定所述芯片的抗ESD能力。3.根据权利要求2所述的方法，其特征在于，所述根据所述器件的最大脉冲电流和TLP、HBM的等效关系，确定所述芯片的抗ESD能力，包括：对所述器件施加HBM等效脉冲，测试所述器件的回滞曲线，根据所述回滞曲线和所述器件的最大脉冲电流，确定所述芯片的抗ESD能力。4.根据权利要求1所述的方法，其特征在于，所述对所述新电路进行老化测试确定所述芯片的老化特性，包括：根据所述芯片的内部电路和寄生元件建立SPICE模型；在恒定温度和电压下，输入干扰信号至所述芯片，建立所述芯片内部电路各个器件的老化模型；将等效器件添加至所述芯片的内部电路建立封装后的芯片网表；将所述SPICE模型带入所述芯片网表中进行仿真，将仿真结果带入所述老化模型，得到所述芯片的老化特性。5.根据权利要求4所述的方法，其特征在于，所述SPICE模型包括衬底二极管。6.根据权利要求4所述的方法，其特征在于，所述老化模型至少包括：温度、电压、干扰信号的个数、干扰信号的幅值；所述仿真结果包括器件的承受电压及干扰信号。7...

【专利技术属性】
技术研发人员：刘芳，陈燕宁，赵东艳，付振，余山，王帅鹏，王凯，邓永峰，郁文，刘倩倩，潘成，林文彬，
申请(专利权)人：北京芯可鉴科技有限公司国网信息通信产业集团有限公司国家电网有限公司国网福建省电力有限公司电力科学研究院，
类型：发明
国别省市：