移位寄存器制造技术

一种移位寄存器。移位寄存器包含第一移位寄存单元、第二移位寄存单元、第三移位寄存单元、第四移位寄存单元、第五移位寄存单元、第六移位寄存单元、第七移位寄存单元及第八移位寄存单元。第一移位寄存单元、第二移位寄存单元、第三移位寄存单元及第四移位寄存单元横向连接，以及第五移位寄存单元、第六移位寄存单元、第七移位寄存单元及第八移位寄存单元横向连接。各移位寄存单元内部包含两条准位错开的信号线。号线。号线。

【技术实现步骤摘要】
移位寄存器


[0001]本专利技术是关于一种移位寄存器及显示装置。具体而言，本专利技术通过将移位寄存器中信号会相互影响的多个移位寄存单元横向并排，并将两条准位错开的信号线设置在各移位寄存单元内部，避免显示装置亮暗线的情况。

技术介绍

[0002]在面板产业的竞争日益激烈下，要与别人差异化不外乎是追求更高的画质，目前大多数的面板中，传送时钟信号的信号线通常是设置在移位寄存器的外部，信号线需要再连接设置于另一金属层的线路以连接到对应的移位寄存器，如图1所示。为了让两信号跨线之间不互相影响，在两层金属层之间加入非晶硅(AS)半导体层避免信号间的炸伤，如图2所示。
[0003]请参考图6，非晶硅半导体层中的电子，会被电压较高的金属层吸引，因此在两层金属层之间加入非晶硅半导体层后，会造成两层金属层M1、M2在高电位或低电位时，非晶硅半导体层内部的电荷分布不均，进而使得金属层M1、M2高电位时的电容与低电位时的电容不同，造成面板出现亮暗线的现象。
[0004]有鉴于此，本领域亟需一种移位寄存器架构，以解决跨线信号线之间因高低电位不同，使得非晶硅半导体层内部电荷分布不均所造成面板亮暗线的问题。

技术实现思路

[0005]本专利技术的目的在于提供一种移位寄存器架构，其通过将移位寄存器中所接收的时钟信号的准位会相互影响的多个移位寄存单元以横向排列连接，以及将所接收的时钟信号的准位不会相互影响的多个移位寄存单元以垂直排列连接，并将两条信号线设置在移位寄存单元内部，垂直排列连接的所述移位寄存单元的内部的信号线相同，且同一个移位寄存单元内部的两条信号线所传送的时钟信号的准位错开。
[0006]据此，本专利技术的移位寄存器架构不仅可减少信号线与移位寄存单元间的跨线数量，亦可解决时钟信号在传递时两信号电容相互影响产生的亮暗线，以及降低信号线之间因非晶硅半导体层中的电荷分布不均造成电容不匹配的问题，避免亮暗线的情况发生。
[0007]为达上述目的，本专利技术公开一种移位寄存器，其包含一第一移位寄存单元、一第二移位寄存单元、一第三移位寄存单元以及一第四移位寄存单元。该第一移位寄存单元及该第二移位寄存单元横向连接，以及该第三移位寄存单元及该第四移位寄存单元横向连接。该第一移位寄存单元及该第三移位寄存单元内部包含该第一信号线及该第三信号线，该第二移位寄存单元及该第四移位寄存单元内部包含该第二信号线及该第四信号线。
[0008]此外，本专利技术更公开一种移位寄存器，其包含一第一移位寄存单元、一第二移位寄存单元、一第三移位寄存单元、一第四移位寄存单元、一第五移位寄存单元、一第六移位寄存单元、一第七移位寄存单元以及一第八移位寄存单元。该第一移位寄存单元耦接至一第一信号线。该第二移位寄存单元耦接至一第二信号线。该第三移位寄存单元耦接至一第三
信号线。该第四移位寄存单元耦接至一第四信号线。该第五移位寄存单元耦接至一第五信号线。该第六移位寄存单元耦接至一第六信号线。该第七移位寄存单元耦接至一第七信号线。该第八移位寄存单元耦接至一第八信号线。该第一移位寄存单元、该第二移位寄存单元、该第三移位寄存单元及该第四移位寄存单元横向连接。该第五移位寄存单元、该第六移位寄存单元、该第七移位寄存单元及该第八移位寄存单元横向连接。该第一移位寄存单元及该第五移位寄存单元内部包含该第一信号线及该第五信号线，该第二移位寄存单元及该第六移位寄存单元内部包含该第二信号线及该第六信号线，该第三移位寄存单元及该第七移位寄存单元内部包含该第三信号线及该第七信号线，以及该第四移位寄存单元及该第八移位寄存单元内部包含该第四信号线及该第八信号线。
[0009]此外，本专利技术更公开一种移位寄存器，其包含一第一移位寄存单元、一第二移位寄存单元、一第三移位寄存单元、一第四移位寄存单元、一第五移位寄存单元、一第六移位寄存单元、一第七移位寄存单元、一第八移位寄存单元、一第九移位寄存单元、一第十移位寄存单元、一第十一移位寄存单元、一第十二移位寄存单元、一第十四移位寄存单元、一第十四移位寄存单元、一第十五移位寄存单元以及一第十六移位寄存单元。该第一移位寄存单元耦接至一第一信号线。该第二移位寄存单元耦接至一第二信号线。该第三移位寄存单元耦接至一第三信号线。该第四移位寄存单元耦接至一第四信号线。该第五移位寄存单元耦接至一第五信号线。该第六移位寄存单元耦接至一第六信号线。该第七移位寄存单元耦接至一第七信号线。该第八移位寄存单元耦接至一第八信号线。该第九移位寄存单元耦接至一第九信号线。该第十移位寄存单元耦接至一第十信号线。该第十一移位寄存单元耦接至一第十一信号线。该第十二移位寄存单元耦接至一第十二信号线。该第十三移位寄存单元耦接至一第十三信号线。该第十四移位寄存单元耦接至一第十四信号线。该第十五移位寄存单元耦接至一第十五信号线。该第十六移位寄存单元耦接至一第十六信号线。该第一移位寄存单元、该第二移位寄存单元、该第三移位寄存单元、该第四移位寄存单元、该第五移位寄存单元、该第六移位寄存单元、该第七移位寄存单元及该第八移位寄存单元横向连接，以及该第九移位寄存单元、该第十移位寄存单元、该第十一移位寄存单元、该第十二移位寄存单元、该第十三移位寄存单元、该第十四移位寄存单元、该第十五移位寄存单元及该第十六移位寄存单元横向连接。该第一移位寄存单元及该第九移位寄存单元内部包含该第一信号线及该第九信号线，该第二移位寄存单元及该第十移位寄存单元内部包含该第二信号线及该第十信号线，该第三移位寄存单元及该第十一移位寄存单元内部包含该第三信号线及该第十一信号线，该第四移位寄存单元及该第十二移位寄存单元内部包含该第四信号线及该第十二信号线，该第五移位寄存单元及该第十三移位寄存单元内部包含该第五信号线及该第十三信号线，该第六移位寄存单元及该第十四移位寄存单元内部包含该第六信号线及该第十四信号线，该第七移位寄存单元及该第十五移位寄存单元内部包含该第七信号线及该第十五信号线，以及该第八移位寄存单元及该第十六移位寄存单元内部包含该第八信号线及该第十六信号线。
[0010]在参阅图式及随后描述的实施方式后，此
具有通常知识者便可了解本专利技术的其他目的，以及本专利技术的技术手段及实施态样。
附图说明
[0011]图1描绘信号线的跨线的示意图；
[0012]图2描绘跨线的横截面图及第一金属层与第二金属层分别为高/低电位或低/高电位的电荷分布的示意图；
[0013]图3描绘现有移位寄存器的架构的示意图；
[0014]图4描绘传送至移位寄存器中各移位寄存单元的时钟信号的时钟图；
[0015]图5描绘本专利技术移位寄存器的架构的实施方式；
[0016]图6描绘现有移位寄存器的架构的示意图；
[0017]图7描绘传送至移位寄存器中各移位寄存单元的时钟信号的时钟图；
[0018]图8描绘本专利技术移位寄存器的架构的实施方式；
[0019]图9描绘本专利技术移位寄存器的架构的实施方式；
[0020]图10描绘现有移位寄存器的架构的示意图；
[0021]图11描绘传送至移位寄本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种移位寄存器，包含：一第一移位寄存单元，耦接至一第一信号线；一第二移位寄存单元，耦接至一第二信号线；一第三移位寄存单元，耦接至一第三信号线；以及一第四移位寄存单元，耦接至一第四信号线；其中，该第一移位寄存单元及该第二移位寄存单元横向连接，以及该第三移位寄存单元及该第四移位寄存单元横向连接；其中，该第一移位寄存单元及该第三移位寄存单元内部包含该第一信号线及该第三信号线，该第二移位寄存单元及该第四移位寄存单元内部包含该第二信号线及该第四信号线。2.如权利要求1所述的移位寄存器，其中该第一移位寄存单元及该第三移位寄存单元垂直连接，以及该第二移位寄存单元及该第四移位寄存单元垂直连接。3.一种移位寄存器，包含：一第一移位寄存单元，耦接至一第一信号线；一第二移位寄存单元，耦接至一第二信号线；一第三移位寄存单元，耦接至一第三信号线；一第四移位寄存单元，耦接至一第四信号线；一第五移位寄存单元，耦接至一第五信号线；一第六移位寄存单元，耦接至一第六信号线；一第七移位寄存单元，耦接至一第七信号线；以及一第八移位寄存单元，耦接至一第八信号线；其中，该第一移位寄存单元、该第二移位寄存单元、该第三移位寄存单元及该第四移位寄存单元横向连接，以及该第五移位寄存单元、该第六移位寄存单元、该第七移位寄存单元及该第八移位寄存单元横向连接；其中，该第一移位寄存单元及该第五移位寄存单元内部包含该第一信号线及该第五信号线，该第二移位寄存单元及该第六移位寄存单元内部包含该第二信号线及该第六信号线，该第三移位寄存单元及该第七移位寄存单元内部包含该第三信号线及该第七信号线，以及该第四移位寄存单元及该第八移位寄存单元内部包含该第四信号线及该第八信号线。4.如权利要求3所述的移位寄存器，其中该第一移位寄存单元及该第五移位寄存单元垂直连接，该第二移位寄存单元及该第六移位寄存单元垂直连接，该第三移位寄存单元及该第七移位寄存单元垂直连接，以及该第四移位寄存单元及该第八移位寄存单元垂直连接。5.如权利要求3所述的移位寄存器，其中当该第一信号线传送的一第一时钟信号由一高准位下降至一低准位时，该第五信号线传送的一第五时钟信号由该低准位上升至该高准位；当该第二信号线传送的一第二时钟信号由该高准位下降至该低准位时，该第六信号线传送的一第六时钟信号由该低准位上升至该高准位；当该第三信号线传送的一第三时钟信号由该高准位下降至该低准位时，该第七信号线传送的一第七时钟信号由该低准位上升至该高准位；以及当该第四信号线传送的一第四时钟信号由该高准位下降至该低准位时，该第八信号线传送的一第八时钟信号由该低准位上升至该高准位。
6.如权利要求5所述的移位寄存器，其中当该第一信号线传送的一第一时钟信号由一高准位下降至一低准位时，该第一移位寄存单元输出一第一起始信号至该第五移位寄存单元；当该第二信号线传送的一第二时钟信号由该高准位下降至该低准位时，该第二移位寄存单元输出一第二起始信号至该第六移位寄存单元；当该第三信号线传送的一第三时钟信号由该高准位下降至该低准位时，该第三移位寄存单元输出一第三起始信号至该第七移位寄存单元；以及当该第四信号线传送的一第四时钟信号由该高准位下降至该低准位时，该第四移位寄存单元输出一第四起始信号至该第八移位寄存单元。7.一种移位寄存器，包含：一第一移位寄存单元，耦接至一第一信号线；一第二移位寄存单元，耦接至一第二信号线；一第三移位寄存单元，耦接至一第三信号线；一第四移位寄存单元，耦接至一第四信号线；一第五移位寄存单元，耦接至一第五信号线；一第六移位寄存单元，耦接至一第六信号线；一第七移位寄存单元，耦接至一第七信号线；一第八移位寄存单元，耦接至一第八信号线；一第九移位寄存单元，耦接至一第九信号线；一第十移位寄存单元，耦接至一第十信号线；一第十一移位寄存单元，耦接至一第十一信号线；一第十二移位寄存单元，耦接至一第十二信号线；一第十三移位寄存单元，耦接至一第十三信号线；一第十四移位寄存单元，耦接至一第十四信号线；一第十五移位寄存单元，耦接至一第十五信号线；以及一第十六移位寄存单元，耦接至一第十六信号线；其中，该第一移位寄存单元、该第二移位寄...

【专利技术属性】
技术研发人员：周晋贤，林炜力，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：