一种基于上下拉网络的双轨抗功耗攻击门电路设计方法技术

本发明专利技术提供一种基于上下拉网络的双轨抗功耗攻击门电路设计方法。本方案采用双轨预充电逻辑，结合两个基于上下拉网络的单轨“与门”和“与非门”实现双轨“与门”，用双轨信号代替传统的单轨信号。本设计的单轨门电路仅使用4个晶体管，在单个时钟周期中使用行波流水预充电方法实现功耗平恒。实现了在每个时钟周期门电路的输出端在任何情况下只有一个“0

【技术实现步骤摘要】
一种基于上下拉网络的双轨抗功耗攻击门电路设计方法


[0001]本专利技术属于电子电路领域，具体为一种抗功耗攻击的双轨门电路设计。

技术介绍

[0002]功耗分析攻击是威胁硬件安全的一种强有力的攻击手段，其利用硬件电路工作过程中必然产生的功耗与其所处理数据的相关性建立信息泄露模型，通过对示波器所采样的能量曲线进行统计学分析，从而提取出数字电路存储或计算的重要信息，如提取智能卡的密钥、破解密码芯片的S盒运算等。
[0003]基于PAA的改进攻击方法层出不穷。因此，对PAA的预防措施已成为工业界和学术界研究的重要方向。功耗攻击防护措施可以分为算法级、系统级和电路级三个方面，其中电路级防护措施旨在从底层逻辑电路上根本性地消除由功耗变化所带来的信息泄露。电路级抗PAA方案一般是设计出功耗恒定的逻辑电路，已有学者研究出利用联合的门电路实现逻辑电路的功耗平衡，同时提出新型的门电路设计，但考虑到提前传播效应的影响以及优化芯片面积，更多的基于双轨预充电的门电路设计方案被提出。

技术实现思路

[0004]为实现功耗平衡并优化芯片面积，本专利本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于上下拉网络的双轨抗功耗攻击门电路设计方法，其特征在于：首先由基于上下拉网络的单轨“与门”和单轨“与非门”组成双轨“与门”；然后将时钟周期分为预充电阶段和求值阶段实现功耗恒定；所述预充电阶段采用行波流水预充电方法。2.根据权利要求1所述的一种基于上下拉网络的双轨抗功耗攻击门电路设计方法，其特征在于：所述单轨“与门”为NMOS管N1与N2并联，一端接电源VDD，另一端接输出端；PMOS管P1与P2并联，一端接输出端，另一端接地，输入端x1接N1和P1的栅极；x2接N2与P2的栅极；单轨“与非门”为PMOS管P3与P4并联，一端接电源VDD，另一端接输出端；NMOS管N3与N4串联，一端接输出端，另一端接地；输入端x1接P3和N3的栅极；x2接P4与N4的栅极。3.根据权利要求1所述的一种基于上下拉网络的双轨抗功耗攻击门电路设计方法，其特征在于：所述...

【专利技术属性】
技术研发人员：姚茂群，薛紫微，
申请(专利权)人：杭州师范大学，
类型：发明
国别省市：