本发明专利技术公开了一种控制电路的中断管理方法、装置、设备及存储介质，基于随机控制器获取初始种子，根据所述初始种子生成随机序列，并将所述随机序列分别发送至PLIC与处理器核；当检测到所述PLIC中输出中断信号时，基于所述PLIC将所述随机序列作为目标随机序列发送至所述处理器核；基于所述处理器核确定所述目标随机序列与所述随机序列是否相同，若所述目标随机序列与所述随机序列相同，则触发中断并执行中断事务。本发明专利技术将PLIC输出的单比特信号替换成随机控制器生成的多比特随机序列，由于随机序列比单比特信号或固定编码信号的安全性更高，有利于提高中断信号的安全性。有利于提高中断信号的安全性。有利于提高中断信号的安全性。
【技术实现步骤摘要】
控制电路的中断管理方法、装置、设备及存储介质
[0001]本专利技术涉及电子
，尤其涉及一种控制电路的中断管理方法、装置、设备及存储介质。
技术介绍
[0002]中断信号是处理器运作的重要环节。通常通过单比特信号传递给处理器核，通过信号边沿或电平变化来触发中断。处理器核在顺序执行指令流过程中接收到中断信号时，会打断当前程序处理，转向中断事务，处理完成后返回到断点继续执行指令流。
[0003]目前中断信号由单比特连线实现，在处理器核正常工作的过程中，极容易受到故障注入、侧信道攻击等，使单比特的中断信号发生变化，触发中断通知，从而导致处理器核产生错误动作，使芯片安全受到威胁，由于中断信号可能会受到障碍注入与侧信道攻击，导致中断信号的安全性较低。
技术实现思路
[0004]本专利技术的主要目的在于提供一种控制电路的中断管理方法、装置、设备及存储介质，旨在解决当前中断信号的安全性较低的技术问题。
[0005]为实现上述目的，本专利技术实施例提供一种控制电路的中断管理方法，其特征在于，所述控制电路的中断管理方法包括：基于随机控制器获取初始种子，根据所述初始种子生成随机序列，并将所述随机序列分别发送至PLIC与处理器核；当检测到所述PLIC中输出中断信号时，基于所述PLIC将所述随机序列作为目标随机序列发送至所述处理器核；基于所述处理器核确定所述目标随机序列与所述随机序列是否相同，若所述目标随机序列与所述随机序列相同，则触发中断并执行中断事务。
[0006]优选地，所述基于所述处理器核确定所述目标随机序列与所述随机序列是否相同的步骤包括：将所述目标随机序列与所述随机序列进行对比，确定所述目标随机序列的目标多比特数据是否与所述随机序列的多比特数据匹配；若所述目标多比特数据与所述多比特数据匹配，则判定所述目标随机序列与所述随机序列相同；若所述目标多比特数据与所述多比特数据不匹配，则判定所述目标随机序列与所述随机序列不相同。
[0007]优选地，所述基于随机控制器获取初始种子的步骤包括：控制所述随机控制器通过随机发生器获取多路中断源信号；对多路所述中断源信号进行组合，生成初始种子。
[0008]优选地，所述根据所述初始种子生成随机序列的步骤包括：
获取预设编码方式，根据所述预设编码方式对所述初始种子进行编码，生成随机序列。
[0009]优选地，所述触发中断并执行中断事务的步骤包括：基于所述处理器核触发中断，并获取中断信号对应的中断程序，执行所述中断程序中的中断事务。
[0010]优选地，所述基于随机控制器获取初始种子的步骤之前包括：检测中断源信号的触发方式，若所述中断源信号的触发方式为电平触发，则对所述中断源信号的触发方式进行转换，得到转换后的中断源信号。
[0011]优选地，所述基于所述处理器核确定所述目标随机序列与所述随机序列是否相同的步骤之后包括：若所述目标随机序列与所述随机序列不相同，则将所述目标随机序列进行取反处理，并将进行取反处理后的目标随机序列与随机序列进行比对；若进行取反处理后的目标随机序列与随机序列不匹配，则输出警告信息。
[0012]为实现上述目的，本专利技术还提供一种控制电路的中断管理装置，所述控制电路的中断管理装置包括：生成模块，用于基于随机控制器获取初始种子，根据所述初始种子生成随机序列，并将所述随机序列分别发送至PLIC与处理器核；发送模块，用于当检测到所述PLIC中输出中断信号时，基于所述PLIC将所述随机序列作为目标随机序列发送至所述处理器核；比对模块，用于基于所述处理器核确定所述目标随机序列与所述随机序列是否相同，若所述目标随机序列与所述随机序列相同，则触发中断并执行中断事务。
[0013]进一步地，为实现上述目的，本专利技术还提供一种控制电路的中断管理设备，所述控制电路的中断管理设备包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的控制电路的中断管理程序，所述控制电路的中断管理程序被所述处理器执行时实现上述的控制电路的中断管理方法的步骤。
[0014]进一步地，为实现上述目的，本专利技术还提供一种存储介质，所述存储介质上存储有控制电路的中断管理程序，所述控制电路的中断管理程序被处理器执行时实现上述的控制电路的中断管理方法的步骤。
[0015]本专利技术实施例提供一种控制电路的中断管理方法、装置、设备及存储介质，基于随机控制器获取初始种子，根据所述初始种子生成随机序列，并将所述随机序列分别发送至PLIC与处理器核；当检测到所述PLIC中输出中断信号时，基于所述PLIC将所述随机序列作为目标随机序列发送至所述处理器核；基于所述处理器核确定所述目标随机序列与所述随机序列是否相同，若所述目标随机序列与所述随机序列相同，则触发中断并执行中断事务。本专利技术将PLIC输出的单比特信号替换成随机控制器生成的多比特随机序列，由于随机序列比单比特信号或固定编码信号的安全性更高，有利于提高中断信号的安全性。
附图说明
[0016]图1为本专利技术控制电路的中断管理方法实施例方案涉及的硬件运行环境的结构示意图；图2为本专利技术控制电路的中断管理方法第一实施例的流程示意图；
图3为本专利技术控制电路的中断管理方法第二实施例的流程示意图；图4为本专利技术控制电路的中断管理装置较佳实施例的功能模块示意图；图5为本专利技术控制电路的中断管理方法的硬件连接示意图。
[0017]本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
[0018]应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。
[0019]本专利技术实施例提供一种控制电路的中断管理方法、装置、设备及存储介质，基于随机控制器获取初始种子，根据所述初始种子生成随机序列，并将所述随机序列分别发送至PLIC与处理器核；当检测到所述PLIC中输出中断信号时，基于所述PLIC将所述随机序列作为目标随机序列发送至所述处理器核；基于所述处理器核确定所述目标随机序列与所述随机序列是否相同，若所述目标随机序列与所述随机序列相同，则触发中断并执行中断事务。本专利技术将PLIC输出的单比特信号替换成随机控制器生成的多比特随机序列，由于随机序列比单比特信号或固定编码信号的安全性更高，有利于提高中断信号的安全性。
[0020]如图1所示，图1是本专利技术实施例方案涉及的硬件运行环境的控制电路的中断管理设备结构示意图。
[0021]在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本专利技术的说明，其本身没有特定的意义。因此，“模块”、“部件”或“单元”可以混合地使用。
[0022]本专利技术实施例控制电路的中断管理设备可以是PC，也可以是平板电脑、便携计算机等可移动式终端设备。
[0023]如图1所示，该控制电路的中断管理设备可以包括：处理器1001，例如CPU，网络接口1004，用户接口1003，存储器1005，通信总线1002。其中，通信总线1002用于实现这些组件之间的连接通信。用本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种控制电路的中断管理方法，其特征在于，所述控制电路的中断管理方法包括：基于随机控制器获取初始种子，根据所述初始种子生成随机序列，并将所述随机序列分别发送至PLIC与处理器核；当检测到所述PLIC中输出中断信号时，基于所述PLIC将所述随机序列作为目标随机序列发送至所述处理器核；基于所述处理器核确定所述目标随机序列与所述随机序列是否相同，若所述目标随机序列与所述随机序列相同，则触发中断并执行中断事务。2.如权利要求1所述的控制电路的中断管理方法，其特征在于，所述基于所述处理器核确定所述目标随机序列与所述随机序列是否相同的步骤包括：将所述目标随机序列与所述随机序列进行对比，确定所述目标随机序列的目标多比特数据是否与所述随机序列的多比特数据匹配；若所述目标多比特数据与所述多比特数据匹配，则判定所述目标随机序列与所述随机序列相同；若所述目标多比特数据与所述多比特数据不匹配，则判定所述目标随机序列与所述随机序列不相同。3.如权利要求1所述的控制电路的中断管理方法，其特征在于，所述基于随机控制器获取初始种子的步骤包括：控制所述随机控制器获取多路中断源信号；对多路所述中断源信号进行组合，生成初始种子。4.如权利要求1所述的控制电路的中断管理方法，其特征在于，所述根据所述初始种子生成随机序列的步骤包括：获取预设编码方式，根据所述预设编码方式对所述初始种子进行编码，生成随机序列。5.如权利要求1所述的控制电路的中断管理方法，其特征在于，所述触发中断并执行中断事务的步骤包括：基于所述处理器核触发中断，并获取中断信号对应的中断程序，执行所述中断程序中的中断事务。6.如权利要求1所述的控制电路的中断管理方法，其特征在于...
【专利技术属性】
技术研发人员：宋雪，黄哲，张凡，李锐戈，
申请(专利权)人：鹏城实验室，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。